EDA实验1lxm二选一数据选择器.docVIP

EDA实验1lxm二选一数据选择器 EDA实验1lxm二选一数据选择器 实验一 二选一数据选择器VHDL设计 Quartus II 6.0开发环境与EDA实验箱使用 一 实验目的 1(熟悉在Quartus II 6.0环境下原理图输入方法。 2(熟悉Quartus II 6.0环境下编辑、编译综合、仿真的操作方法。 3、掌握利用EDA软件进行电路设计的详细流程; 4、熟悉EDA实验箱的基本使用方法。学会对实验板上的FPGA/CPLD进行编程下载，硬件验证自己的设计项目。 二 实验仪器 PC机、Quartus II 6.0软件 三 实验内容 1(详细解读教材117页。 2(在Quartus?上输入该设计的原理图，并进行编辑、编译、综合、适配、仿真。 3(给出其所有信号的时序仿真波形。 四 实验原理及步骤 1(启动Quartus II 6.0软件 在桌面上双击Quartus II 6.0图标 或者在开始—所有程序—Altera— Quartus II 6.0，如下图 2(建立工作库文件夹及工程 任何一次设计都是一项工程(Project)，所有此工程相关的所有设计文件都需要放在同一个文件夹里。不同的设计放在不同的文件夹中。 在E盘下建立一个存放本次设计的工程文件夹，比如“shiyan1”。 注意不要使用中文文件夹，文件夹的存放路径也不要包含中文。 注意本实验室计算机C盘和D盘是重启后复原，不要将任何文件和文件夹放置在桌面或者C、D盘下。 初次打开Quartus II 6.0，会有如图提示: 选择是的情况下，首先是新工程向导:介绍 下一步 下一步 下一步，选择目标芯片，首先在Family栏选择ACEX1K系列，然后选择此系列的具体芯片:EP1K30TC144-3。注意不要选成了EP1K30TC144-3。 下一步就点完成。 3(建立文本程序文件 选择File菜单下的New或者直接点击工具栏中的新建图标，选择新建文件类型为VHDL File。 接下来另存文件:保存时需更改文件名与项目名称一样，注意保存在同一个工程文件夹下面。 接下来就可以编写程序了。 4(全程编译 在左侧status栏是编译处理流程，包括数据网表建立、逻辑综合、适 配、配置文件装配和时序分析等;最下栏是编译处理信息栏(messages)，注意观察工程管理窗口下方的processing处理栏中的编译信息，双击该栏中的错误提示行，在弹出的VHDL文件中加以修改，反复如此，直到编译成功为止。 注意新建工程和新建VHDL源程序步骤可以互换。请同学们试试。 5(时序仿真 选择File菜单下的New或者直接点击工具栏中的新建图标，选择Other Files中的文件类型为Vector Waveform File。 注意新建的Vector Waveform File名称为Waveform1.vwf，需要马上另保存取名为和实体名一致，并且保存在同一工程文件夹下。 将鼠标的光标移到需设置的信号上，单击该行使之变成蓝色，再进行激励信号设置，只对输入信号进行设置。常用的激励信号设置键介绍如下: 依次设置激励信号: 设置仿真时间:主菜单命令EDIT/end time: 仿真器参数设置见教材。然后启动仿真器，观察仿真波形并验证。 6(观察RTL电路图 Quartus II 可实现硬件描述语言或网表文件(VHDL、Verilog、BDF、TDF、EDIF、VQM) 对应的RTL电路图的生成, 其操作方法: 选中Tools?Netlist Viewers项， 在出现的下拉菜单中选择“RTL Viewer HDL”项。选择 RTL Viewer，可以打开工程的RTL电路图。双击图形中有关模块，或选择左侧各项，可逐层了解各层次的电路结构。对于较复杂的RTL电路，可利用功能过滤器Filter Destinations，由此产生相应的简化电路。 7、下载 按Quartus?的原理图输入设计方法与流程完成半加器和全加器的输入、逻辑综合编译、仿真测试等步骤，得出正确的仿真波形图。最后进行对目标芯片(EP1K30TC144,3)进行编程下载，并进行硬件测试，验证本项设计的功能。 (1)(查看目标设备是否选择正确(这个应该在新建工程的时候就已经确定了，如果没有注意，那么这一步是必须的):Assignments—— Dvice EP1K30TC144-3 5 msb2-12-2EU1750CLOCK2-310ADC08092-42-52-62-726lsb2-8IN-0727EOCIN-1J P2(5/6)25ADD-AADD-B(24)ADD-C(23)22ALE912ENABLEref(+)166ref(-)START