数电电子时钟设计报告..doc

MACROBUTTON MTEditEquationSection2 SEQ MTEqn \r \h \* MERGEFORMAT SEQ MTSec \r 1 \h \* MERGEFORMAT SEQ MTChap \r 1 \h \* MERGEFORMAT 电子技术课程设计 数字电子时钟 学 院：计算机学院 专业：电子信息科学技术 成员：姚俊 2012142219 曹勤2012142216 指导教师 ：陈明 一、题目要求： 设计一个能校准时、分的数字电子时钟， 要求： (1)时钟的“时”“分”、“秒”要求各用两位显示； （2）显示采用六只LED数码管分别显示时分秒； （3）时间的小时、分钟可手动调整； （4）采用+5V电源供电。 二、设计原理 1、由石英晶体多谐振荡器或555定时器和分频器产生1HZ标准秒脉冲。 2、“秒”、“分”电路均为00—59的六十进制计数、译码、数码管显示电路； 3、“时电路”为00—23的二十四进制计数、译码、显示电路； 4、由与非门控制电路来校正“时”、“分”电路。 （图2.1） 三、设计思路 根据题目，我们可以分析出：数字电子钟是由多块数字集成电路构成的，其中有振荡器，分频器，校时电路，计数器，译码器和显示器六部分组成。振荡器和分频器组成标准秒信号发生器，不同进制的计数器产生计数，译码器和显示器进行显示，通过校时电路实现对时，分的校准。 1.秒脉冲发生信号： 振荡器又包括由集成电路555与RC组成的多谐振荡器，用石英晶体构成的振荡器，两种方案如下图所示： （1）由555定时器与RC构成的多谐振荡器， 由频率计算公式可知： （公式1） R3为可调电位器，调节R3可使输出的频率为1khz。电路如下图所示： （图3.1） 产生的波形如下图所示： （图3.2） （图3.3） 综上所述，一般来说，振荡器的频率越高，计时的精度就越高。因为本电路对精度没有较高的要求，因此，我们选用由集成电路555与RC组成的多谐振荡器。 2、分频电路 （1）利用来实现分频，74LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。 电路图如下所示：（图3.4）以上的两个7490N构成了25分频电路 将三个74ls90级联即可实现=1000分频。其中脉冲发生信号从第一个74ls90的14端口进入，从最后的计数器11端口输出的即为1hz的方波信号。 （2）也可利用十进制计数74160来分频，或者是二进制计数器74ls161来分频，原理都是把计数器利用反馈清零或反馈置数接成十进制，然后级联即可。 3、计时电路模块：将其分为“时”，“分”，“秒”三个分模块，然后将其级联起来便可达到要求。电路图如下： （1）“时”模块：（3.5） 利用74ls08与门反馈均接到两个计数器的置零端、，74ls90为同步清零，则应74ls08接成“24”来实现二十四进制。 （2）“分”模块： （3.6） 同样利用74ls08同步清零法来实现六十进制。 （3）同分钟一样的方法来实现“秒”模块。 。 5、校正电路模块 数字钟启动后,每当数字钟显示与实际时间不符时,需要根据标准时间进行校时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单， 采用加速校时。对校时电路的要求是 : 1）在小时校正时不影响分钟和秒的正常计数 。 2）在分校正时不影响秒和小时的正常计数 。 工作情况为： 不校正时，J1和J2都闭合，正常计时。 校正时位时， J2断开，J3往下打，输入快速脉冲自动校时； 校正分位时，J1断开，J3上打，输入快速脉冲自动校时。 校正秒位时，J9往左打，输入快速脉冲自动校时。 6、报时模块 根据要求，报时时间为第50、52、54、56、58、00秒，因此首先将分钟的59与秒钟50、52、54、56、58相与（信号1），秒钟个位连接参照卡洛图如下： 1 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 从卡诺图可得出，要是输出的0,2,4,6,8为有效信号，L=A’D’+B’C’D’=(A+D)’+(B+C+D)连接如全图所示。然后再让时针的进位信号与L相或，记得到标准蜂鸣器电路输入信号（NPN基极信号）。 四．总体方案 本电路是以555定时器组成多谐振荡器作为频率发生器，多谐振荡器产生1000HZ的振荡波，经过分频器分频，分解成1HZ的脉冲波，随后经过秒计数器，秒计时器是60进制计数器，当计数器计数到60时产生进位脉冲，到分计数器。分计数器也是60进制计数器，当分计数器计数到60时，再次产生更高一级的进位脉冲，脉冲送到时计数器，实现了分向时的进位。 当需要进行校时时，打开对应的开关，进行对应位置上的校时，此