关键电路的EMC设计.pptVIP

关键电路EMC设计技术 目 录 干扰抑制设计 时钟电路干扰抑制设计 总线电路干扰抑制设计 关键IC的电源去耦设计 接口电路干扰抑制设计 抗干扰设计 复位电路抗干扰设计 面板指示灯抗干扰设计 接口电路抗干扰设计 关键IC的电源抗干扰设计 拨码开关及键盘电路抗干扰设计 时钟信号沿的设计 在满足产品功能要求的情况下，沿尽可能缓； 如右图所示，使沿变缓的方法是增大电阻R和电容C的值； 所以，单板原理图设计时，在时钟信号的输出端串联一个电阻R，此电阻同时可以用来进行匹配（见后续描述）； 电容C的实现可以采用在PCB设计时预留焊盘或通过信号线的对地分布电容来控制。 时钟输出匹配设计 时钟输出不匹配带来的危害： 信号不匹配会导致信号来回反射，反射信号会在原来信号上叠加，产生振铃或过冲，导致较为严重的辐射，如下图： 时钟输出匹配设计 通用的输出匹配方法： 一般器件的输出阻抗为十几个欧姆，而PCB板上的走线阻抗Z0范围为50～90欧姆，导致非常严重的失配，一般采用串联一个电阻的方式进行匹配，电阻的选择可以在22～51欧姆之间。 时钟输出匹配设计 时钟输出匹配后的改善： 从下图中的左图可以看出，原先的过冲没有了，所以右图中的频域辐射图得到了很大的改善。 时钟输出或驱动器件的电源去耦设计 时钟输出或驱动器件的地设计 周期性窄带尖蜂噪声抑制方法 周期性窄带尖蜂噪声抑制方法 周期性窄带尖蜂噪声抑制方法 周期性窄带尖蜂噪声抑制方法 周期性窄带尖蜂噪声抑制方法 总线电路干扰抑制设计 总线信号沿的设计 总线信号输出匹配设计 总线是否有匹配 非周期、密集型窄带尖蜂噪声抑制方法 非周期、密集型窄带尖蜂噪声抑制方法 非周期、密集型窄带尖蜂噪声抑制方法 总线过孔处的地过孔设置是否合理 各种PCB上总线的处理 关键IC的电源去耦设计 关键IC的电源去耦设计 关键IC的电源去耦设计 关键IC的电源去耦设计 接口电路干扰抑制设计 接口电路干扰抑制设计 接口电路干扰抑制设计 接口电路干扰抑制设计 接口电路干扰抑制设计 复位电路抗干扰设计 复位电路抗干扰设计 面板指示灯抗干扰设计 面板指示灯抗干扰设计 面板指示灯抗干扰设计 面板指示灯抗干扰设计 接口电路抗干扰设计 接口电路抗干扰设计 接口电路抗干扰设计 接口电路抗干扰设计 接口电路抗干扰设计 接口电路抗干扰设计 关键IC的电源抗干扰设计 关键IC的电源抗干扰设计 关键IC的电源抗干扰设计 关键IC的电源抗干扰设计 面板拨码开关电路抗干扰设计 面板拨码开关电路抗干扰设计 键盘的ESD防护 干扰抑制设计 时钟电路干扰抑制设计 总线电路干扰抑制设计 关键IC的电源去耦设计 接口电路干扰抑制设计 抗干扰设计 复位电路抗干扰设计 面板指示灯抗干扰设计 接口电路抗干扰设计 关键IC的电源抗干扰设计 面板拨码开关电路抗干扰设计 面板复位按钮是静电非常敏感的电路，可以采用右图两种方法处理。 其中电容的典型值为560pF，双向TVS管可以选择结电容较小的的管子，结电容在1000pF以下。 此外，尽可能增加R进行限流。 干扰抑制设计 时钟电路干扰抑制设计 总线电路干扰抑制设计 关键IC的电源去耦设计 接口电路干扰抑制设计 抗干扰设计 复位电路抗干扰设计 面板指示灯抗干扰设计 接口电路抗干扰设计 关键IC的电源抗干扰设计 面板拨码开关电路抗干扰设计 一、串联限流 原理：采用串联电阻、磁珠或电感的方式进行ESD电流抑制。 优点：电路简单、成本低廉。 缺点：电阻太大时会对信号造成明显衰减，所以只能用于高输入阻抗、低速率的端口。 串联限流的PCB设计方法： ——限流电阻（磁珠、电感）不要太靠近接口。 三、并联分流——TVS或压敏电阻 原理：利用TVS和艳敏电阻的高压击穿箝位特性对电路进行ESD脉冲保护。 优点：箝位电压稳定，保护性能好。 缺点：成本昂贵，寄生电容较大。 干扰抑制设计 时钟电路干扰抑制设计 总线电路干扰抑制设计 关键IC的电源去耦设计 接口电路干扰抑制设计 抗干扰设计 复位电路抗干扰设计 面板指示灯抗干扰设计 接口电路抗干扰设计 关键IC的电源抗干扰设计 面板拨码开关电路抗干扰设计 在对接口连接器进行放电时，连接器内的插针极易耦合出静电电流； 采取的措施：1、采用TVS管进行静电抑制（TVS管为瞬态抑制二极管），并使用限流电阻进行限流，如下图所示；2、选用抗静电能力较强的接口芯片。 USB接口 可以使用集成二极管与TVS管的模块，PCB尖端也可以作为一种辅助防护手段。 USB接口 也可以采用带有EMI滤波功能的TVS阵列。 音频端口——扬声器 音频端口速率较低，可以采用压敏电阻的方式进行静电防护，L为磁珠，用来进行高频滤波。 压敏电阻需要选择时需要考虑其寄生电容的容值，以便能够和磁珠共同构成LC滤波电路。