湖南大学数字设计讲义第五章时序电路.pptVIP

1,2,3 5.6 用转移表综合状态机(续) Q0 HAZ’ Q1* J1 K1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 J1=Q0?HAZ’ K1=J1’ 5.7 其他状态机设计举例 设计一个时钟同步状态机（“猜谜游戏”机），它有4个按钮输入G1～G4和4个灯输出L1～L4，按钮和灯都有一个编号。另外，还有一个输出信号ERR与一个红灯相连。4个灯在时钟控制下，轮流地被点亮，时钟频率为4Hz。按下一个按钮，就有一个输入Gi为有效。如果在时钟触发沿所测得Gi与时钟触发沿到来前就有效的灯输出不相同的话，ERR信息有效，红灯被点亮。一旦完成了一次猜测，游戏就停止并且ERR输出会维持1个或多个时钟周期（猜错时），直到输入Gi被取消，游戏又恢复进行。 5.7 其他状态机设计举例（续） ? 5.7 其他状态机设计举例（续） 5.7 其他状态机设计举例（续） 未用状态110,111? 5.8 状态机的分解 大型状态机很难概念化、设计以及调试。面对大型状态机的问题时，设计者常常要寻找机会使用较小的状态机集合来解决问题。 有一个较为完善的状态机分解理论，可以用来分析任何给定的“单片式”状态机是否可以用较小型的状态机的集合来实现。 5.8 状态机的分解（续） 要使得游戏更具有挑战性，可以使时钟频率为原来的2倍或是3倍，并且让灯保持原来状态的时间为任意长。这样游戏者就真正要做出判断：某一盏灯在某一状态上保持的时间是否足以让他按下按钮。 5.8 状态机的分解（续） 一个有n个反馈回路的电路，有2n种状态。 反馈回路（包括导线和器件）是记忆元件，储存着电路的当前状态。 反馈时序电路没有公共时钟，内部状态直接由输入端控制，常用总态表示电路所处的状态。总态是内部状态和输入状态的组合。 5.9 反馈（异步）时序电路 各种类型的锁存器和触发器都是反馈时序电路，它们都有一个或者多个反馈回路。 5.9 反馈（异步）时序电路（续） 反馈时序电路中有稳定的总态和不稳定的总态 稳定的总态表明由当前的内部状态和输入状态所确定的下一个内部状态与当前的内部状态相同； 如果下一个内部状态与当前的内部状态不同，则当前的总态是一个不稳定的总态。 5.9 反馈（异步）时序电路（续） 反馈时序电路对输入信号的约束： 不允许多个输入同时发生变化； 输入两次变化之间的时间不能太短。 5.9.1 反馈（异步）分析 D锁存器的反馈分析 注意：由于有延时，Y*?Y。 时延特性抽象表示 5.9.1 反馈（异步）分析（续） Y Y* 5.9.1 反馈（异步）分析（续） 没有任何事情会真正地同时发生。从电路操作的观点看，一组n个输入看来是“同时地”变化，实际上是以n!个不同顺序中的任何1种顺序在发生变化。 与“同时地”的概念密切相关的时间间隔，就是D锁存器的建立和保持时间窗。 5.9.2 分析多反馈回路电路 在多反馈回路电路中，必须断开所有的回路，并且为每一个断开了的回路设置一个虚构缓冲器和状态变量才能便于分析。 有许多种断开方式，断点数最少的方式是最好的，但可能有多种。 由不同的最少断点方式得到的状态/输出表所表示的输入/输出特性是一样的，只是状态的命名和编码不同而已。 如果采用多于最少断点的方式去分析反馈时序电路，所得到的状态/输出表仍可以正确地描述电路特性。但是，如果假设多用了m个断点，分析过程中所用到的状态变量数增大了2m倍。 采用形式化状态最小化过程可以将一个较大的表简化为合适的大小。但是，最好还是在一开始就选用最少断点方式。 5.9.2 分析多反馈回路电路（续） 74LS74 5.3.5 状态机分析实例（续） 次态/输出 0 0 0 1 1 1 1 0 现 态 Q1 Q0 EN = 0 EN = 1 00/0 01/0 11/0 10/0 01/0 10/0 00/1 11/0 此状态机为何物？ 5.3.5 状态机分析实例（续） 例2：分析下面使用J-K触发器的状态机 5.3.5 状态机分析实例（续） 次态/输出 0 0 0 1 1 1 1 0 现 态 Q1 Q0 XY=00 XY=01 00/0