超大规模集成电路2017秋段成华老师第三次作业.docVIP

范文 范例 参考 word版整理 Assignment 3 Using HSPICE and TSMC 0.18 μm CMOS technology model with 1.8 V power supply, plot the subthreshold current IDSUB versus VBS, and the saturation current IDSAT versus VBS for an NMOS device with W=400 nm and L=200 nm. Specify the range for VBS as 0 to –2.0 V. Explain the results. IDSUB和VBS的图如下图所示 IDSAT versus VBS如下图所示： 从图中可以看出，随着VBS的增加IDS在逐渐减小，其中亚阈值区域电流越来越接近0，从而使得NMOS的阈值电压上升，原先的阈值电压出在亚阈值趋于应有电流，但是现在已经没有了。这主要是因为当在源与体之间加上一个衬底偏置电压VSB时，使得源极与衬底之间形成的寄生二极管正向导通，产生一个漏电流，使得IDS减小。同时，它使强反型所要求的表面电势增加并且变为-2ΦF+VSB * SPICE INPUT FILE: problem.sp ID-VBS .param Supply=1.8 * Set value of Vdd .lib C:\synopsys\Hspice_A-2007.09\tsmc018\mm018.l TT * Set 0.18um library .opt scale=0.1u * Set lambda *.model pch PMOS level=49 version=3.1 *.model nch NMOS level=49 version=3.1 mn Vdd gaten Gnd bn nch l=2 w=4 ad=20 pd=4 as=20 ps=4 Vdd Vdd 0 Supply Vgsn gaten Gnd dc Vbsn bn Gnd dc .dc Vbsn 0 -2 -0.05 Vgsn 0.6 1.8 0.2 .print dc I1(mn) .end Using HSPICE and TSMC 0.18 um CMOS technology model with 1.8 V power supply, plot log IDS versus VGS while varying VDS for an NMOS device with L=200 nm, W=800 nm and a PMOS with L=200 nm, W= 2 μm. Explain the results. 图中红线表示NMOS的IDS对VGS的曲线，从图中可以看出，随着VGS的增大IDS的电流先为0，到后来逐渐增大，最后IDS对VGS的关系接近一个线性变化，且NMOS的导通电压约为0.43V，当VGS=0.43V的时候NMOS导通。从图中可以看出，随着VDS的增大，相同VGS下IDS在逐渐大，且增大比例越来越小，最后IDS基本达到一个恒定值，约为475uA。图中黄线表示PMOS的IDS对VGS的曲线，从图中可以看出，随着-VGS的增大IDS的电流先为0，到后来逐渐增大，最后IDS对VGS的关系接近一个线性变化，且PMOS的导通电压约为-0.45V，当VGS=-0.45V的时候PMOS导通。从图中可以看出，随着-VDS的增大，相同VGS下IDS在逐渐大，且增大比例越来越小，最后IDS基本达到一个恒定值，约为428uA。 * SPICE INPUT FILE: Bsim3demo1.sp ID-VDS .param Supply=1.8 * Set value of Vdd .lib C:\synopsys\Hspice_A-2007.09\tsmc018\mm018.l TT * Set 0.18um library .opt scale=0.1u * Set lambda *.model pch PMOS level=49 version=3.1 *.model nch NMOS level=49 version=3.1 mn drainn gaten Gnd Gnd nch l=2 w=8 ad=40 pd=8 as=40 ps=8 mp drainp gatep Vdd Vdd pch l=2 w=20 ad=100 pd=20 as=100 ps=20 Vdd Vdd 0 Supply Vgsn gaten 0 dc Vdsn dra