4.0QuartusII使用练习——二进制.PDFVIP

F X C 4.0 Quartus II使用练习——二进制 加法器设计p277实验8 一． 实验目的 1. 熟悉Quartus II软件的使用； 2. 掌握逻辑功能的VHDL语言描述和原理图描述的方法； 3. 进一步掌握四位串行二进制加法器的设计方法； 4. 掌握用仿真波形验证电路功能的方法。 F 二． 实验内容 X C 1. 用原理图方式描述4位全加器的功能； 2. 用VHDL语言描述1位二进制全加器的功能； 3. 通过波形仿真验证4位全加器的功能。 F X C 三． 实验原理 1. 4位串行进位二进制全加器 A0 B0 A1 B1 A2 B2 A3 B3 CI A B CI A B CI A B CI A B ∑ ∑ ∑ ∑ S CO S CO S CO S CO S0 S1 S2 S3 CO 4位串行进位二进制全加器以1位全加器的设计为基础， 将四个1位二进制全加器串接即可构成四位二进制全加器； 顶层采用原理图描述，底层采用VHDL语言描述，充分 发挥原理图描述的直观性和HDL语言的灵活性。 F X C 2. 1位二进制全加器 真值表 输入 输出 A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 函数式 S ABCI +AB CI +AB CI +ABCI A ⊕B ⊕CI CO ABCI +ABCI +AB CI +ABCI AB +BCI +ACI F X C 四． 实验步骤 1. 创建4位串行进位二进制全加器原理图 创建1位二进制全加器 的模块框图； 添加输入、输出端口； 连接符号模块。 F X C 2. 创建1位二进制全加器的VHDL源文件 LIBRARY ieee; --库调用说明 USE iee