嵌入式硬件础.pptVIP

嵌入式硬件基础 成都研究所操作系统团队 CPU 总线 存储器 接口 RISC和CISC 基本概念 RISC和CISC 冯·诺依曼体系结构和哈佛体系结构 流水线 CPU 体系结构 CISC和RISC CISC(Complex Instruction Set Computer) 复杂指令集 具有大量的指令和寻址方式，指令长度可变 8/2原则：80%的程序只使用20%的指令 大多数程序只使用少量的指令就能够运行 RISC(Reduced Instruction Set Computer) 简单指令集 只包含最有用的指令，指令长度固定 确保数据通道快速执行每一条指令 使CPU硬件结构设计变得更为简单 CISC的特点 增强的指令功能， 常用功能用硬件的指令系统来实现 指令格式不固定 指令可长可短，操作数可多可少 寻址方式复杂多样 操作数可来自寄存器和存储器 采用微程序控制 执行每条指令需完成一个微指令序列 CPI大于5 RISC基本的设计思想 减小CPI CPUtime=Instr_Count * CPI * Clock_cycle 精简指令集 保留最基本的,去掉复杂、使用频度不高的指令 采用Load/Store结构， 有助于减少指令格式，统一存储器访问方式 采用硬接线控制代替微程序控制 RISC的提出与发展 Load/Store结构提出 CDC6600(1963)--CRAY1(1976) RISC思想最早在IBM公司提出 但不叫RISC，IBM801处理器是公认体现RISC思想的机器。 1980年，Berkeley的Patterson和Dizel提出RISC名词，并研制了RISC-Ⅰ,Ⅱ实验样机。 1981年Stenford的Hennessy研制MIPS芯片。 85年后推出商品化RISC MIPS1(1986)和SPARC V1(1987) 典型的高性能RISC处理器 SUN公司的SPARC(1987) MIPS公司的SGI:MIPS(1986) HP公司的PA-RISC, IBM, Motorola公司的PowerPC DEC、Compac公司的Alpha AXP IBM的RS6000(1990)第一台Superscalar RISC机 CISC与RISC的对比 冯·诺依曼体系结构 冯·诺依曼体系结构 哈佛体系结构 流水线技术 流水线(Pipeline)技术：几个指令可以并行执行 提高了CPU的运行效率 内部信息流要求通畅流动 指令流水线—以ARM为例 为增加处理器指令流的速度，ARM7 系列使用3级流水线. 允许多个操作同时处理，比逐条指令执行要快。 最佳流水线 该例中用6个时钟周期执行了6条指令 所有的操作都在寄存器中（单周期执行） 指令周期数 (CPI) = 1 LDR 流水线举例 该例中，用6周期执行了4条指令 指令周期数 (CPI) = 1.5 分支流水线举例 流水线被阻断 注意:内核运行在ARM状态 超标量执行 超标量(Superscalar)执行 超标量CPU采用多条流水线结构 嵌入式处理器体系结构 按体系结构的不同可分为五大类 ARM MIPS POWER PC X86 SH系列 嵌入式处理器单元 arm ARM 公司的ARM RISC处理器 ARM 7 Thumb 家族 ARM 9 Thumb 家族 ARM 10 Thumb 家族 ARM 11 Thumb 家族 Intel StrongARM StrongARM 110 StrongARM 1100 StrongARM 1110 StrongARM 1111 ARM INTEL的Xscale架构处理器 基于ARM V5TE体系结构 兼容ARM V5TE ISA指令集（不支持浮点指令集） 在处理器内核周围提供了 指令和数据存储器管理单元 指令、数据和微小数据缓存 写缓冲、挂起缓冲和分支目标缓冲器 电源管理 性能监控 调试 JTAG单元以及协处理器接口 MAC协处理器 内核存储总线 MIPS 从1986年推出R2000处理器以来，MIPS陆续推出R3000、R4000、R8000等。 之后,MIPS公司的战略发生变化，把重点放在嵌入式系统。 1999年，MIPS公司发布了MIPS32和MIPS64体系结构标准，集成了原来所有的MIPS指令集，并且增加了许多更强大的功能。 此后MIPS公司又陆续开发了高性能、低功耗的32位和64位处理器内核。 MIPS MIPS 在MIPS的32位内核中 4K系列对应于SOC应用设计； M4K系列内核是为在下一代消费电子、网络、宽带应用中越来越受欢迎的多CPU SOC所设计； 4KE系列具有目前32位通用嵌入式处理器中最高的DMIPS/MHz性能指标； 4KS系列由于采用了特殊的Smart