第10等章局部总线控制器条mpc83xx的中文手册上册.docVIP

Local bus 本章介绍了局部总线控制器（LBC）模块。介绍LBC的外部信号和内存映射寄存器，以及通用片选机制（GPCM）、同步DRAM（SDRAM）机和用户可编程机（UPM）。最后，包括初始化和应用信息一节，其中有许多关于使用的特色的例子。 10.1 绪论 图10-1是LBC的功能结构图，它支持三个接口：GPCM，UPM和SDRAM。 图10-1. 局部总线控制器结构图 10.1.1 概述 LBC的主要部分是存贮器控制器，该控制器提供了到多种类型存贮设备和外部设备的无缝接口。该控制器负责控制八个存贮体(bank)，这八个存贮体由一个高性能的SDRAM、一个GPCM和可多达三个的UPMs所共享。因此它支持到SDRAM、SRAM、EPROM、flash EPROM、可突发RAM、常规DRAM设备、扩展数据输出DRAM设备和其他一些外部设备的最小粘结逻辑接口。外部地址锁存信号（LALE）允许地址和数据信号的多路复用，减少信号数量。 LBC还包括许多数据校验和保护特性，例如数据奇偶的生成和校验、写保护和一个总线监控器以确保每个总线周期在用户指定的时间内结束。 10.1.2 特性 LBC主要包含以下几个方面的特性： ? 拥有八个存贮体 —带屏蔽的32位地址译码 —可变存贮块大小（32K字节到2G字节） —基于存贮体的控制信号生成的选择 —基于存贮体激活的数据缓冲控制 —大事务的自动分段 —用于单访问的奇偶校验，包括读-修改-写（RMW）校验 —写保护能力 —奇偶字节选择 ? SDRAM机 —向符合JEDEC标准的SDRAM设备的无缝连接提供控制功能和信号 —支持每个设备多达4个的并发打开页面 —支持32位、16位和8位端口大小的SDRAM —支持外部的地址 和/或 命令线缓冲 ? 通用片选机（GPCM） —与SRAM、EPROM、FEPROM和外部设备兼容 —系统复位时可用的全局（引导）片选 —引导片选支持8位，16位或32位的设备 —最小可以3个时钟周期访问外部设备 —4个字节写允许信号（[0:3]） —输出允许信号（） —外部访问终止信号（） ? 三个用户可编程机（UPM） —基于可编程阵列机控制外部信号的定时，其精度最多可达外部总线时钟周期的四分之一 —在内部主控器请求单拍的或者突发读写访问时运行用户特定的控制信号模式 —UPM刷新定时器运行用户特定的控制信号模式，以支持刷新 —软件可以启动用户特定的控制信号模式 —可把每个UPM定义为支持64，128，256，512K字节和1，2，4，8，16，32，64，128，256M字节大小的DRAM设备 —支持8，16，32位的设备 —页面模式支持一个突发内的连续传输 —内部地址复用支持64，128，256，512K字节和1，2，4，8，16，32，64，128，256M字节大小的页或存贮体 ? 可选的局部总线内部主设备和局部总线从设备之间的传输监控（局部总线出错报告） ? 支持带软件可配置旁路的延迟锁相环（DLL），支持低频总线时钟 10.1.3 操作模式 LBC为局部总线提供一个GPCM、一个SDRAM机和三个UPM，对八个存贮体（片选）中可以编程用来操作任何给定机器的存储体数量没有限制。当把一个存贮器事务分发到LBC时，将存贮器地址与每个存贮体（片选）的地址信息进行比较。分配给那个存贮体的对应的机器（GPCM、SDRAM或者UPM）获得控制访问的外部信号的所有权，并保持对其控制直到事务结束。这样，利用在GPCM、SDRAM或UPM模式下，在事务期间，八个片选只有一个是活动的。 10.1.3.1 LBC的总线时钟和时钟比率 LBC支持快速内部（系统）时钟和慢速外部总线时钟（LCLK[0:2]）之间2、4和8的比率。该比率可以通过对时钟比率寄存器（LCRR[CLKDIV]）进行软件设置。该比率对SDRAM模式下的操作不产生影响，但会影响GPCM模式下的信号时序变化的精度和UPM模式下对UPM阵列字的解释。将总线时钟完全不变驱动地驱动到信号LCLK[0:2]上，允许在一对信号网之间平等的共享时钟负载，从而可以提高总线时钟的占空比率。 10.1.3.2 源ID调试模式 LBC在外部设备信号上提供事务源的ID。当选择了这些信号的时候，只要LBC外部信号线上的有效地址或数据可用，当前事务源的5位内部ID就出现在LSRCID[0:4]上。保留值为0X1F，该值表示任何其他时间在源ID信号上出现无效的地址或数据。有效的源ID（除0X1F之外的任何值）和外部地址锁存允许（LALE），以及数据有效（LDVAL）的组合方便了调试数据的捕获，具体如下： ? 如果在LSRCID[0:4]上检测到有效源ID且LALE有效，那么就可以从LAD[0:31]锁存一个有效的完整的32位的地址。这