EDA频率计课程设计报告.docVIP

下载本文档

38
0
约1.33万字
约 23页
2019-01-06 发布于浙江
举报
版权申诉

EDA频率计课程设计报告.doc

1、本文档共23页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

八位数字频率计设计摘要：介绍了以 QuartusⅡ软件为开发环境，采用 VHDL 硬件描述语言，以“自顶向下”的方法，在大规模可编程逻辑器件上实现八位十进制数字频率计的设计。改变了以往数字电路小规模多器件组合的设计方式，设计灵活，硬件电路简捷，体积小，性能可靠。关键词： QuartusⅡ; 数字频率计; EDA; VHDL Abstract：Introduced in Quartus Ⅱ software development environment, using VHDL hardware description language, with the method of top-down, on the large-scale programmable logic devices realize eight decimal digital frequency meters design. Changed the previous small-scale combined device of digital circuit design, flexible design, hardware circuit is simple, small volume, reliable in performance. Keywords:：QuartusⅡ; Digital frequency meter; EDA; VHDL 目录 TOC \o 1-3 \t \h \z \u HYPERLINK \l _Toc5106 1、前言 PAGEREF _Toc5106 1 HYPERLINK \l _Toc26973 1.1 EDA技术的介绍 PAGEREF _Toc26973 1 HYPERLINK \l _Toc14439 1.2 EDA技术的发展 PAGEREF _Toc14439 1 HYPERLINK \l _Toc29523 1.3 EDA技术的发展趋势 PAGEREF _Toc29523 1 HYPERLINK \l _Toc18594 2、总体方案设计 PAGEREF _Toc18594 2 HYPERLINK \l _Toc31725 2.1设计内容 PAGEREF _Toc31725 2 HYPERLINK \l _Toc14357 2.2设计方案比较 PAGEREF _Toc14357 2 HYPERLINK \l _Toc29303 2.3方案论证 PAGEREF _Toc29303 4 HYPERLINK \l _Toc25589 2.4方案选择 PAGEREF _Toc25589 4 HYPERLINK \l _Toc9728 3、单元模块设计 PAGEREF _Toc9728 4 HYPERLINK \l _Toc29436 3.1分频模块 PAGEREF _Toc29436 4 HYPERLINK \l _Toc3741 3.1.1分频模块波形仿真图 PAGEREF _Toc3741 4 HYPERLINK \l _Toc16427 3.1.2分频模逻辑综合图 PAGEREF _Toc16427 5 HYPERLINK \l _Toc14753 3.1.3分频模块verilog源代码 PAGEREF _Toc14753 5 HYPERLINK \l _Toc4239 3.2计数模块 PAGEREF _Toc4239 6 HYPERLINK \l _Toc14530 3.2.1计数模块功能仿真波形 PAGEREF _Toc14530 6 HYPERLINK \l _Toc5219 3.2.2计数模块逻辑综合图 PAGEREF _Toc5219 7 HYPERLINK \l _Toc13125 3.2.3计数模块verilog源代码 PAGEREF _Toc13125 7 HYPERLINK \l _Toc30206 3.3锁存模块 PAGEREF _Toc30206 8 HYPERLINK \l _Toc29094 3.3.1锁存模块功能仿真波形 PAGEREF _Toc29094 8 HYPERLINK \l _Toc3435 3.3.2锁存模块逻辑综合图 PAGEREF _Toc3435 8 HYPERLINK \l _Toc16209 3.3.1锁存模块verilog源代码 PAGEREF _Toc16209 9 HYPERLINK \l _Toc17833 3.4七段译码模块 PAGEREF _Toc17833 9