多功能数字钟(蒋立平给优秀+).docVIP

南京理工大学 电 子 线 路 课 程 设 计 多功能数字钟设计 (题名和副题名) 指导教师姓名 姜萍 老师 学院 电 子 工 程 与 光 电 技 术 学 院 年级 2012级 专业名称 通信工程 论文提交日期 2014.12 摘 要 本文主要使用VDHL语言完成了多功能数字钟设计，其具有23:32:35计时、清零保持、12/24时制切换、快速校时校分、整点报时、闹钟设置、闹钟响铃（铃声为“小苹果”）、钢琴等功能。利用QuartusII7.0完成设计、仿真等工作。并利用Altera公司开发的 HYPERLINK /view/4916574.htm \t /_blank Cyclone III系列EP3C25F324C8实验箱实现电路。 本文使用模块化的设计理念，将整体电路分为8个子模块设计，分别为：分频模块、时钟计数与校时校分模块、闹钟设置模块、闹钟响铃模块、整点报时模块、译码显示与计时、闹钟显示复用模块、消颤模块、钢琴模块。 其后，本文给出了本实验的计算机仿真图，并进行结果分析，对实验中出现的问题进行反思，提出未来改进方向，最后在文末给出了本实验所设计的电路的使用说明书。 关键词：VHDL、数字钟、“小苹果”铃声、钢琴 Abstract VDHL?language is used to?design a multifunctional digital clock in this paper,?which has clock of 23:32:35,?reset,?12/24 switching,?fast hour set and minute set ,?the whole point timekeeping, alarm setting,?alarm?bell?(bell?as little?apple),?piano?and other functions.?We use QuartusII7.0 to complete the?design,?simulation and other?works.and then use the EP3C25F324C8 experimental box of?Cyclone?III series?developed by the Altera to implement the design. In this paper, the modular?design concept is used,?and the whole circuit?is divided into 9 sub?module design,?respectively is:?frequency division module, clock and minute/hour setting module, alarm setting module,?alarm bell module, the whole point timekeeping module,?decoding display?and timing,?alarm multiplexing display??module, vibration eliminating module, piano module. Then,?the computer?simulation diagram is given in this paper,?followed by the results analysis, reflections on?the problems appeared in the experiment, and putting forward the direction of improvement in the future. Finally, we give the experimental?instructions of the circuit?design at the end of the paper. Keywords:?VHDL digital clock ?little apple?bells piano 目 录 TOC \o 1-3 \t \h \z \u HYPERLINK \l _Toc32429 摘 要 PAGEREF _Toc32429 2 HYPERLINK \l _Toc19576 Abstract PAGEREF _Toc19576 3 HYPERLINK \l _