第六章 时序逻辑电路qian..pptVIP

第六章 时序逻辑电路 6.1 概述 时序逻辑电路的分类： 6.2 时序逻辑电路的分析方法 时序电路的分析步骤： 例1： 时序逻辑电路的状态转换表、状态转换图和时序图 例2： 6.3 常用的时序逻辑电路 6.3.1 寄存器 2. 4位双向移位寄存器74LS194A的逻辑图 用两片74LS194A接成8位双向移位寄存器 图5. 3.9 例5.3.1的电路 6.3.3 计数器 一、同步计数器 1、同步二进制计数器 4位同步二进制计数器74161的逻辑图 b). 同步二进制减法计数器： c). 同步十六进制加/减计数器 1) 单时钟74LS191 2)双时钟74LS193 2. 同步十进制计数器a)．同步十进制加法计数器 画出状态转换图为: 同步十进制加法计数器74LS160 b)．同步十进制减法计数器 画出状态转换图 c). 单时钟同步十进制可逆计数器74LS190 三、任意进制计数器的构成方法： 1．当MN时 图5. 3.35 图5.3.34电路的状态转换图 图5. 3.37 用置数法将74160接成六进制计数器（a）置入0000（b）置入1001 图5.3.37电路的状态转换图 2．当MN时： 例2. 试用两片同步十进制计数器74160接成二十九进制计数器 整体置数方式 6.4 时序逻辑电路的设计方法 （同步时序逻辑电路的设计方法） 图5.4.3卡诺图的分解 可见，此电路也能够自启动。 74LS190/74LS191的功能表 同步十进制加/ 减计数器也有双时钟结构，如74LS192、CC40192等。 假定已有的是N进制计数器，而需要得到M进制计数器。 两种方法：置零法（复位法）和置数法（置位法）。 置零法适用于有置零输入端的计数器。 应使计数过程中跳跃N－M个状态 置0法 置数法 例：利用同步十进制计数器74160接成同步六进制计数器 采用置零法将74160接成六进制计数器 必须用多片N进制计数器组合构成，连接方式可分为串行进位方式、并行进位方式、整体置零方式和整体置数方式几种。 并行进位的连接方式 例1：试用两片同步十进制计数器接成百进制计数器。 串行进位的连接方式 整体置零方式 设计要求 原始状态图 最简状态图 画电路图 检查电路能否自启动 1 2 4 6 时序电路的设计步骤： 选触发器，求时钟、输出、状态、驱动方程 5 状态分配 3 化简 画状态图和时序图 5 Q1Q0 X/Y 6 电路功能 由状态图可以看出，当输入X ＝0时，在时钟脉冲CP的作用下，电路状态按递增规律循环变化，即： 00→01→10→11→00→… 当X＝1时，在时钟脉冲CP的作用下，电路状态按递减规律循环变化，即： 00→11→10→01→00→… 可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。 寄存器 在数字电路中，用来存放二进制数据或代码的电路称为寄存器。 寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。 74LS75的逻辑图 74LS175的逻辑图 由同步RS触发器组成，在CP＝1期间Q状态随D变化。 由维持阻塞触发器组成，Q状态取决于CP上升沿到达时D的状态。 以上两种寄存器接收数据时，所有各位代码是同时输入的，而且触发器中的数据是并行地出现在输出端的，因此，称这种输入、输出方式为并行输入、并行输出方式。 1、单向移位寄存器 寄存数码 1011 1011 1 0 1 1 从高位向低位依次输入 0 0 0 0 0 0 0 1 移位脉冲 1 2 3 4 0 0 1 0 0 1 0 1 1 0 1 1 6.3.2 移位寄存器 根据右表可画出时序图 1 0 1 1 1 4 0 1 0 1 1 3 0 0 1 0 0 2 0 0 0 1 1 1 0 0 0 0 0 0 Q3 Q2 Q1 Q0 右移移位寄存器输出 输入数据 D CP 移位情况表 0 0 选中 1 1 选中 0 1 选中 1 0 选中 置0 74LS194A功能表 例5.3.1电路的波形图 Y=M×8+N×2 存入 存入 右移 右移 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。 计数器 二进制计数器 十进制计数器 N进制计数器 加法计数器 同步计数器 异步计数器 减法计数器 可逆计数器 加法计数器 减法计数器 可逆计数器 二进制计数器 十进制计数器 N进制计数器 ······ 1） 构成原则：对一个多位二进制数来讲，当在其末尾上加1，若要使第i位改变（由0变1，或由1变0），则第i 位以下皆应为1。 如： 1