邵小桃-电磁兼容梨和pcb设计chp7.pptVIP

元件的布局 阻抗控制 走线长的计算 PCB板的布线要点 多层板的叠层设计 2. 单端布线： Daisy Chain - with Stubs - without Stubs Star Routing Serpentine Routing （蛇状） （1） Daisy Chain Routing with Stubs Z0: 单端传输线的特性阻抗（欧） W: 走线宽度（mil） B: 两平面之间的距离（mil） T: 走线的厚度（mil） H: 信号走线和最近参考面的距离（mil） D: 两走线边沿之间的距离（mil） 差分走线的应用： 传输的信号需要通过噪声环境 传输信号为低电压 信号在两个机架之间走线 6.布线考虑 信号在微带线上传输的速率要大于带状线，快大约25% 考虑辐射优先采用带状线，层数较多时，双带状线好 根据参考板来改变线的宽度 改变布线层与参考板之间的距离 把部分参考板移到信号线下面，并允许以比原来参考板更远的参考板作参考 改变PCB层的厚度 在两个平面结构中采用不同的介电常数 通过阻抗控制来改变线路阻抗的方法： 7.容性负载 容性输入阻抗会影响线路阻抗，并提高逻辑门负载。 无负载的传播延时： 有集中负载Cd的修正传播延时： C0：传输线的特性电容; Z0：原传输线阻抗；Z’0：所改变后的阻抗 Cd：所有输入负载的输入门电容 有集中负载Cd的传输线阻抗： ECL逻辑门输入门电容为 5pF CMOS逻辑门输入门电容为 10pF TTL逻辑门输入门电容为 10~15pF 一般PCB走线的特性电容为 2~2.5pF 每个插座端口分布电容为 2pF， 过孔为 0.3~0.8pF 线长为电长走线，需要终端匹配 传输线的特性电容： 可计算出修正的传播时延和传输线阻抗: 假定在信号线上有5个CMOS逻辑门，该电容作用在石硅环氧树脂板上，板的特性阻抗Z0=50 ，tpd=1.65 ns/ft， 7.3 走线长的计算 1. 走线长的计算 微带线拓扑： 带状线拓扑： 例：信号边沿速率为2ns, 微带线拓扑： 带状线拓扑： 走线的最大计算长度 PCB板上走线的实际测量长度 由下式可判断走线或负载间隔是否是电长线以及是否需要终端 2. 微带线和带状线走线长的计算 例1：一个5ns边沿速率器件放于5in长的表面微带线上，整个走线上分布着6个负载，每个器件的输入电容为6pF, 这个走线需不需要终端？ 几何尺寸：走线宽度：W=0.010in; 走线高度：H=0.012in 走线厚度：T=0.002in; 介电常数εr =4.6 微带线特性阻抗： 微带线的传输延迟： 解：走线宽度：W=0.010in =10 mil 分布电容Cd(由长度进行整体归一化的输入电容)： 走线的固有电容： 从源驱动器开始的单向传播延时： 衰减振荡和反射在边沿转换时被掩盖的条件： 不需要终端 安全边界： 例2：10in带状线上连接一个边沿速率为2ns的器件。在走线上分布着6个逻辑器件。每个器件的输入电容为12pf,这条走线是否需要终端？ 传输延迟： 解:特性阻抗： 几何尺寸：走线宽度：W=0.006in; 板间距离 H=0.012in 走线厚度：T=0.0014in; 介电常数εr =4.6 分布电容Cd(由长度进行整体归一化的输入电容)： 从源驱动器开始的单向传播延时： 走线的固有电容： 需要终端! 衰减振荡和反射在边沿转换时被掩盖的条件： 7.4 PCB 板的布线要点 单面布线 双面布线 多层布线 布线方式： 探索式自动布线 布线路径优化 重新布线 良好的总体效果 PCB布线种类: 自动布线 交互式布线 3D 布局布线（一体化） 微带线布线允许对边沿变化速度快的信号作最快的传输 1. 布线的基本要求 带状线布线对共模RF电流的去除最有效 （1）. 微带线和带状线的应用 （2）. 过孔的使用 从作用过孔分为两类：一做各层间的电气连接; 二做器件的固定或定位。 从工艺制造分为三类：盲孔和埋孔和通孔。 过孔的结构: 过孔的寄生电容和寄生电感： D1是过孔周围的焊盘直径（in），D2是参考平面上的电气间隙孔径（in），T是印制板的厚度（in），εr是介质的相对介电常数。 如果D1 = 0.025 in；D2 = 0.045 in；T = 0.063 in；εr = 4.6， 过孔的寄生电容为： h是过孔的长度（in），d是过孔的直径（in）， L是过孔的寄生电感，XL是过孔的感抗。 过孔的寄生电感与过孔的长度和直