基于fpga的片上网络验证测试平台设计与实现-电子与通信工程专业论文.docxVIP

摘要 随着片上可集成 IP 核数目的不断增多，基于总线的片上系统在时延、功耗、 带宽等方面面临着瓶颈，片上网络能够解决多核通信的问题,成为业界研究的热点。 为了更好的对片上网络进行研究，研究者们使用了软件、硬件、软硬结合等仿真 方法对片上网络进行建模仿真。其中，使用 FPGA 和 PC 机的软硬结合的仿真方法 由于设计方便，灵活度高，能更好地应用于片上网络的正确性验证和性能评估。 本文首先总结了片上网络的发展现状，当前已经取得的研究成果和商业应用 趋势。其次，总结了目前常见的片上网络测试方法，包括软件、硬件和软硬结合 的方法，对比分析了它们的优势和劣势。然后介绍了一般的 FPGA 设计中验证层 次的划分、验证计划的确定、常见的验证方法和一些常见的验证工具。本文提出 一种基于无死锁多播 XY 路由算法的多播路由器的核测试方法。它可以将单播和 多播信号同等处理，降低分组传输时延，减少网络中重复的分组，从而降低网络 负载。建立了一个可以对片上路由器和片上网络进行测试的验证测试平台，对子 模块的结构和实现的功能进行了详细阐述。在对验证测试平台进行了正确性测试 之后，根据给定的测试流程，使用该验证测试平台对片上网络路由器和由片上路 由器互连而成的通信网络进行了多个测试用例的详细测试，获得了正确性分析和 性能评估。最后，采用软硬结合的测试方法，使用 Xilinx FPGA 开发板开发了一个 FPGA 板级测试平台，详细阐述了板级测试平台的结构和子模块组成，并对每个子 模块的具体实现和完成的功能进行了进一步介绍，使用该测试平台对待测 3×3 Mesh 网络进行了测试。 关键词：片上网络 FPGA 验证 测试 多播路由器 ABSTRACT With the growing number of IP cores integrated on a single chip, System on Chip(SoC) faces the bottlenecks of latency, power consumption and the bandwidth, Network on Chip(NoC)which can solve the problem of the communication of multicores becomes a research hot spot. In order to research the NoC better, the researchers use the simulators of software, hardware, and SW/HW to model and simulate the NoC. Among them, the SW/HW simulation method using the FPGA and PC machine is convenient and flexible, and can be better used in the correctness verification and performance evaluation of the NoC. Above all, we summarize the current development of the NoC, the research achievement and the commercial application trend. Then we summarize the common NoC testing methods, including software, hardware and SW/HW, compare and analyze the advantages and disadvantages of them. Then we introduce the division of the verification level, determination of the verification plan, common test methods and some common verification tools of general design based on FPGA. We propose a new core test method based on multicast-router with deadlock avoidance XY routing algorithm. It treats the unicast and multicast signals as the same, reduces the packet transmission delay, the repeated p