第五章存姆储器97088.pptVIP

2 EPROM实例——Intel 2732A 简介 Intel 2732A 是4K*8位（32K位）的 EPROM芯片。工作时，只要求用单一的+5V 电源，其结构框图及其外部引脚如下页图 所示。 CPU通过地址总线，数据总线及控制总 线实现与存储器的连接，其示意图如下。 存储器与CPU连接时 应注意的问题 一 全译码法 在存储芯片较多时，常采用这种方法。此时，将N条低位地址线直接接到所有存储器芯片的地址输入端（N由片内存储容量决定）， 以进行存储器芯片的片内存储单元寻址。 将CPU地址总线中剩下的高位地址线全部接往地址译码器的输入端。 把经译码器译码后的输出作为各芯片的 片选信号，分别接到芯片的片选端，实 现片选。其连线如下图所示。 二 线选法 线选法即直接将某地址线高位接往某存储芯片 的片选端，当该地址线信息为1时，就选中该存储 器，然后再依低地址位对其进行片内寻址。下图就 是采用线选法对2片2732进行片选的连线图。 例2 用2114（ 1K*4）构成 2K*8 的RAM（线选法） 用A10作片选信号，当A10=0，A11~A15为任意值，都选中第一组； 例 用2114（ 2K*8）构成 2K*8 的RAM（线选法） 1，A10=0时，A11~A15为任意值选中第一组 2，A10=1时，A11~A15为任意值选中第二组 3，A10的不同状态产生两个片选信号 4，地址空间： 第一组 000000（- 111110）0000000000 -- 000000（- 111110）1111111111 第二组 000001（- 111111）0000000000 -- 000001（- 111111）1111111111 三 部分译码 部分译码法就是线选法和全译码法相结 合的方法。利用地址线高位进行译码产生片 选信号时，有的地址线未参加译码，直接与芯片片选信号相连，以对芯片进行片选。 因此,该方式也存在地址重叠的问题。 A15 A11 A10 A9 A0 一组 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0000-03FFH 二组 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0400-07FFH 三组 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 0800-0BFFH 四组 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0C00-0FFFH 地址区间为：0000--0FFFH。 CPU在取指令和存储器读或写操作时，是有固 定的时序的， 必须由此来确定对存储器存取速度 的要求。 若存储器芯片已选定，则应考虑是否需 要在CPU的有关时序中插入等待周期TW和它的实现。 习 题 1 半导体存储器分为哪两大类？试述它们的用途。 2 某RAM芯片的存储容量为256*4位，该芯片的地址引脚 应有几条地址线？几条数据线？ 若已知某RAM芯片中 有11条地址线，8条数据线，则其存储容量是多少？ 3 8086的存储器为什么要分为奇偶两个存储体？每个存储体的最大容量是多少？它们如何与CPU总线相连？绘图 4 在例3中，若用A12和A13部分译码产生片选信号，请写出每片RAM的基本地址范围。此时有无地址重叠区？ A15 A0 例 用2114（ 2K*8）构成 2K*8 的RAM （线选法） 5，基本地址 第一组 000000 0000000000 - 000000 1111111111 0000-03FFH 第二组 000001 0000000000 - 000001 1111111111 0400-07FFH 6，两组有地址重叠区 25*1K=32K，但不影响使用 存储器与CPU的连接 。 2:４ 译码器 Ａ１1－１0