第05章微平机的存储器.pptVIP

（一）Intel 2716的引脚与内部结构 2716 EPROM芯片的容量为2K×8位 （二）2716的工作方式 2716的工作方式见表5.3所示： 1.带高速缓存动态随机存储器：CDRAM（Cached DRAM） CDRAM在DRAM芯片上集成一定数量的高速SRAM作为高速缓冲存储器Cache和同步控制接口，来提高存储器的性能。 2.Direct Rambus接口动态随机存储器：DRDRAM（Direct Rambus DRAM） 与传统的DRAM的区别在于引脚定义会随命令而变，同一组引脚线可以被定义成地址，也可以被定义成控制线。其引脚数仅为正常DRAM的1/3。 当需要扩展芯片容量时，只需要改变命令，不需要增加芯片引脚。这种芯片可以支持400MHz外频，在100MHz时就可以使最大数据输出率达16GB/S。 3.双数据传输率同步动态随机存储器：DDR DRAM（Double Data Rate DRAM） 在同步动态读写存储器SDRAM的基础上，采用延时锁定环（Delay－1ocked Loop）技术提供数据选通信号对数据进行精确定位，在时钟脉冲的上升沿和下降沿都可传输数据，在不提高时钟频率的情况下，使数据传输率提高一倍。 4.虚拟通道存储器：VCM（Virtual Channel Memory） 一种新兴的“缓冲DRAM”，该技术将在大容量SDRAM中采用 5.快速循环动态存储器：FCRAM（Fast Cycle RAM） 数据吞吐速度可达普通DRAM/SDRAM的4倍 行、列地址同时（并行）访问 一、磁表面存储信息原理 (一) 磁性材料的物理特性 磁性材料的矩形磁滞回线特性 （二）磁表面存储信息的读写原理 二、磁盘存储器 磁盘存储器主要由3部分组成:磁盘、磁盘驱动器和磁盘控制器。 （一）磁盘 硬磁盘的盘片用铝合金制成；若采用温彻斯特技术制造，则称为温盘，盘片有各种尺寸 软磁盘的盘片用塑料制成。 （二）软盘驱动器 软盘驱动器一般由转动磁盘的驱动机构，读/写磁头的定位机构，读/写磁头，读/写逻辑，驱动电机和步进电机的控制逻辑等组成。 （三）软盘控制器 软盘控制器是实现软盘驱动器与主机之间信息交换的接口电路。 三、硬盘存储器 硬盘的缓冲区是指硬盘本身的高速缓存(Cache)，高速缓存其实就是指硬盘控制器上的一块存取速度极快的DRAM内存 一、概述 光盘存储器根据光盘读写方式可分为以下几种： 当微机系统的存储器容量少于16K字时，宜采用静态RAM芯片 8086 CPU无论是在最小方式或最大方式下，都可以寻址1MB的存储单元，存储器均按字节编址 2.静态RAM与8086CPU芯片的连接 3.EPROM、静态RAM与8086CPU连接的实例 BHE# A0 A12 地址范围？ M/IO# RD# 2732 BHE# M/IO# RD# WR# 偶地址芯片译码 奇地址芯片译码 地址范围？ （一）CPU外部总线的负载能力 在小系统中，CPU可以与存储器直接相连。 较大的存储系统中，连接的存储器芯片片数较多，就会造成总线过载，应采用加缓冲器或总线驱动器等方法来增加总线的驱动能力。 三、存储器与CPU连接应该注意的一些问题 （二）各种信号线的配合与连接 数据线：数据传送一般是双向的。而输入线与输出线分开的芯片，则要外加三态门，才能与CPU数据总线相连 地址线：存储器的地址线一般可以直接接到CPU的地址总线。而大容量的动态RAM，为了减少引线的数目，往往采用分时输入的方式，这时，需在CPU与存储器芯片之间加上多路转换开关，用CAS与RAS分别将地址的高位与低位送入存储器。 控制线：CPU通过控制线送出命令，以控制存储器的读写操作，以及送出片选信号、定时信号等 （三）CPU的时序与存储器的存储速度之间的匹配 （四）存储器的地址分配及片选信号的产生 某计算机有地址线18位，数据线8位，现选用4K×4位的静态RAM芯片组成该机的内存，问 1、该机允许的最大内存空间多大？256KB 2、若设定基本的芯片模块容量为32K×8，该机共需几个这样的模块？8 3、每个模块内包含多少个4K×4位的RAM芯片？16 4、主存共需多少个RAM芯片？CPU如何选择这些模块？128 CPU选择各模块的方法是：地址线A14－A0为模块内连接，用地址线A17，A16，A15通过一个38译码器，其输出端作为8各模块的片选端 芯片组 模块 主存 n1×m1 芯片 n1×M K=M/m1 N×M L=N/n1 J=X/N X×M 用8片2114（1K×4）构成的4K×8的存储器，与8位的一个微处理器相连，求：每组芯片的地址范围，存储器有没有重叠