第8章可编程逻名辑器件.pptVIP

PLD的开发系统 由软件和硬件两部分构成。 软件：编程语言，汇编和编译程序，集成开发软件包； 硬件：PC机，编程器。 PLD器件的开发过程 8.5 PLD器件的开发方法 逻辑抽象 选择器件 选择开发 系统 输入 源文件 文件编译 功能仿真 通过？ 生成JEDEC 文件 下载编程 硬件测试 Y N * 8.1 概述 8.2 现场可编程逻辑阵列（FPLA） 8.3 可编程阵列逻辑（PAL） 84 通用阵列逻辑（GAL） 第八章 可编程逻辑器件(PLD) 8.1 概述 一、数字系统的实现方法： 通用型SSI、MSI、LSI----模块化设计方法 专用集成电路（ASIC）——能把所设计的数字系统做成一片大规模集成电路，体积小、重量轻、功耗低，可靠性高。 可编程逻辑器件（PLD） PROM PLA PAL GAL 低密度可编程逻辑器件 （LDPLD） EPLD CPLD FPGA 高密度可编程逻辑器件 （HDPLD） 可编程逻辑器件 （PLD） 按集成密度分 二、可编程逻辑器件分类 基于与／或阵列结构的器件 （PROM、PLA、PAL、GAL、CPLD、EPLD） 基于门阵列结构的器件（FPGA） 熔丝和反熔丝编程；如：Actel的FPGA器件 SRAM ；如：Xilinx的FPGA器件 UVEPROM；大多数的EPLD器件 EEPROM器件；GAL、CPLD器件 按编程工艺分 按结构分 三、PLD的一般结构 表一 四种PLD 电路的结构特点 可编程 固 定 可编程 GAL TS, I/O, 寄存器 固 定 可编程 PAL TS, OC， H, L 可编程 可编程 FPLA TS, OC 可编程 固 定 PROM 输 出 方 式 或 阵 列 与 阵 列 类 型 四、PLD电路惯用画法 PLD的互补输出缓冲器 PLD的三态输出缓冲图 PLD的与门表示法 PLD的或门表示法 × PLD的与门缺省表示法 8.2 *现场可编程逻辑阵列（FPLA） 现场可编程逻辑阵列FPLA由可编程的与逻辑阵列和可编程的或逻辑阵列以及输出缓冲器组成 一、FPLA与ROM的比较 1）电路结构极为相似，都是由一个与逻辑阵列、一个或逻辑阵列和输出缓冲器组成。 2）ROM的与逻辑阵列是固定的，而FPLA 的与逻辑阵列是可编程的。 3）ROM 的与逻辑阵列将输入变量的全部最小项都译出了，而FPLA 的与逻辑阵列只产生所需要的少得多的乘积项。 PROM的基本结构 FPLA的基本结构 8.3 可编程阵列逻辑（PAL） 一、PAL的特点 PAL器件由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路三部分组成。它采用双极型工艺制作，熔丝编程方式。 二、PAL的基本电路结构 三、PAL的五种输出电路结构 1) 专用输出结构 a. 其输出端是一个与或门、与或非门或者是互补输出结构； b. 其共同特点是所有设置的输出端只能用作输出使用； c. 该结构的PAL器件只能用来产生组合逻辑函数。 2) 可编程输入/输出结构 输出端是一个具有可编程控制端的三态缓冲器，控制端由与逻辑阵列的一个乘积项给出。同时。输出端有经过一个互补输出的缓冲器反馈回与逻辑阵列。 3) 寄存器输出结构 a.该结构在输出三态缓冲器和与-或逻辑阵列的输出之间串进了由D触发器组成的寄存器。同时，触发器的状态又经过互补输出的缓冲器反馈回与逻辑阵列的输入端。 b.该结构不仅可以存储与或逻辑阵列的输出的状态，而且能很方便的组成各种时序逻辑电路。 四、PAL的应用 用PAL16R4实现 四位循环码计数器 （P320） 五、PAL器件使用时的优缺点 PAL选定芯片型号后，其输出结构就选定； PAL有20多种不同的型号可供用户使用； PAL器件的出现为数字电路的研制工作和小批量产品的生产提供了很大的方便； PAL采用的是双极型熔丝工艺，只能一次性编程； PAL输出方式是固定的，不能重新组态，因而编程灵活性较差。 8.4 通用阵列逻辑（GAL） 一、GAL的特点 1、GAL采用电可擦除的CMOS（E2CMOS）工艺制造，可反复多次编程； 2、GAL采用可编程的输出逻辑宏单元OLMC（Output Logic Macro Cell），输出组态灵活，具有很强的通用性； 3、 GAL具有加密功能。 二、GAL的电路结构 1、常用的GAL器件有GAL16V8和GAL22V10两种系列，它们的结构基本相同； 2、GAL16V8有一