计算机综合课程设计东南大学计算机科学与工程学院.ppt

计算机系统综合课程设计(3) 基于MIPS32的SOC设计实践(上) (Verilog+Quartus Ⅱ+Cyclone版) 主讲 杨全胜 东南大学计算机科学与工程学院 主要内容 SoC设计概述 MiniSys 指令系统介绍 MiniSys 的设计 外围电路及控制系统设计 软件的设计 第1章 SOC概述（1） 什么是SOC(System-on-Chip) SoC（片上系统）中包含了微处理器/微控制器、存储器以及其他专用功能逻辑。 实现复杂系统功能的VLSI； 采用超深亚微米工艺技术； 使用一个以上嵌入式CPU/数字信号处理器（DSP）； 外部可以对芯片进行编程； 可利用第三方IP Core进行设计。 SOC概述（2） SOC的三种形态 以微处理器为核心，外围集成各种存储器、控制电路、输入输出、A/D、D/A等功能于一个芯片上 以数字信号处理器(DSP)为核心，多个A/D、D/A，大容量存储器等集成 上述两种类型的混合，或者把系统算法和芯片结构有机地集成在一起 SOC概述（3） 设计中的关键技术 设计描述技术 Verilog HDL/VHDL/AHDL System C、C-VHDL混合描述 软硬件协同设计 电路的设计、综合、布局布线 软件与硬件的划分、协同设计、协同仿真 嵌入式操作系统、嵌入式系统程序和应用程序的开发 IP集成复用技术及设计环境 IP 核及在SOC中的地位(1) IP资源复用的理念 IP资源复用(IP Reuse)是指在集成电路设计过程中，通过继承、共享或购买所需的部分或全部知识产权内核(IP Core)，进行设计、综合和验证，从而加速流片设计过程的设计方法 IP Core是一种商品，SOPC的技术核心：是可编程逻辑器件设计工程师价值体现的主要途径 IP 核及在SOC中的地位(2) IP核的表现形式 HDL语言（VHDL 或 Verilog HDL） 原理图（可移植性差） 网表 符合某种EDA工具的特定格式 如：Xilinx的IP Capture和Core Generator等 IP 核及在SOC中的地位(3) IP核的分类 微处理器IP核 8/16/32/64位，如MicroBlaze、Nois、8051 处理器外设IP Core SDRAM 控制器、LCD 控制器、总线控制器等 DSP算法IP Core FIR滤波器、DES加密、音视频编码和解码等 通信控制器IP Core MAC、Gbit收发器、CAM、协议转换等 其它类型IP Core IP 核及在SOC中的地位(4) IP Core设计：编码风格 编码风格（Coding Style）是基于HDL的IP Core源码编写的指导性文档，关系到IP Core的可读性、易于集成性及其质量 编码风格一般包含几个方面的约定：文件头和版本说明、联机注释、命名规则、可综合编码（UCF）等 http://www.IP 第2章 MiniSys指令系统介绍 MiniSys寄存器组 MiniSys指令目录 MiniSys指令格式 部分MiniSys指令格式详解 注：MiniSys采用32位MIPS指令中最常用的31条指令，其寄存器组织，指令格式等均采用MIPS指令系统相同的格式。 MiniSys寄存器组 共有32个32位寄存器 MiniSys指令目录 算术指令－add, addu, addi, addiu, sub, subu 逻辑指令－and, andi, or, ori, xor, xori, nor, sll, srl, sra, sllv, srlv, srav 数据传送指令－lw, sw, lui 比较、条件转移指令－beq, bne, slt, slti, sltu, sltiu 无条件转移指令－j, jr, jal MiniSys指令格式(1) （1）R-format MiniSys指令格式(2) （2）I-format MiniSys指令格式(3) （3）J-format MiniSys指令格式详解 这里只介绍几个典型的指令格式，比较完整的指令格式请参看教材。 MiniSys指令格式详解 MiniSys指令格式详解 第3章 MiniSys的设计 MiniSys CPU设计架构 MiniSys CPU中各个单元 指令执行的分析 设计流水线处理器的考虑 设计多核处理器的考虑 MiniSys CPU设计架构（1） 指令执行的步骤 MiniSys CPU中各单元（1） Fetch（取指单元） 定义指令ROM存储器 到程序ROM中取指令 对PC值进行＋4处理 完成各种跳转指令的PC修改功能 在有中断的情况下处理中断到来时的PC修改 指令ROM的初始化文件 prgmip32.mif文件（自行创建） 指令ROM的例化 MiniSys CPU中各单元（