第四章 MOS逻辑集成电路-3..ppt

本节内容 MOS反相器 电阻负载NMOS反相器 采用晶体管作为负载器件的反相器 CMOS反相器 CMOS传输门 传输门 MOS管的特点：可控开关（栅极加控制信号） MOS管导通：使输入信号传导输出端 MOS管截止：把输入端、输出端隔离 传输门：利用MOS管的源漏对称性、双向导通特性 单个MOS管作为传输管 NMOS传输门特性 PMOS传输门特性 CMOS传输门 NMOS传输门性能 Vc=0，NMOS截止，不能传输 传输高电平 Vc=VDD、Vin=VDD = VDS≥VGS-VT，所以NMOS工作在饱和区。对负载电容充电，输出电压上升、源漏电压下降 在Vout=VDD-VT时，沟道在源处夹断，NMOS截止 传输高电平有阈值损失 传输低电平 Vc=VDD、Vin=0，此时源漏交换。 VGS-VT不变，而VDS在减小，所以NMOS经过饱和区、进入线性区导通，直到VDS=0 NMOS传输门无损失传输低电平 传输门 MOS管的特点：可控开关（栅极加控制信号） MOS管导通：使输入信号传导输出端 MOS管截止：把输入端、输出端隔离 传输门：利用MOS管的源漏对称性。双向导通特性 单个MOS管作为传输管 NMOS传输门特性 PMOS传输门特性 CMOS传输门 PMOS传输门性能 Vc=VDD，PMOS截止，不能传输 传输高电平 Vc=0、Vin=VDD ，VGS-VT不变，而VDS在减小，所以PMOS经过饱和区、进入线性区导通，直到VDS=0 对负载电容充电 PMOS传输门无损失传输高电平 传输低电平 Vc=0、Vin=0，此时源漏交换；VDS≤VGS-VT，所以PMOS工作在饱和区。对负载电容放电，输出电压下降、源漏电压下降 在Vout=-VT时，沟道在源处夹断，PMOS截止 传输低电平有阈值损失，不为零 课堂练习 考虑图所示，一个nFET的输出用来驱动另一个nFET的栅。设VDD=5V，VTn=0.7V，求但输入电压为下列各值时的输出电压Vout？ （1）Va =5V ，Vb =5V （2）Va =0.5V，Vb =4.5V （3）Va =3.3V，Vb =4.5V （4）Va =5V ，Vb =2.2V 传输门 MOS管的特点：可控开关（栅极加控制信号） MOS管导通：使输入信号传导输出端 MOS管截止：把输入端、输出端隔离 传输门：利用MOS管的源漏对称性。双向导通特性 单个MOS管作为传输管 NMOS传输门特性（输出高电平有阈值损失） PMOS传输门特性（输出低电平有阈值损失） CMOS传输门（NMOS与PMOS的互补特性） CMOS传输门 CMOS传输门由一对互补的MOS管并联而成，图4-16示出了传输门的结构和逻辑符号 双向传输 当C=“1”时，两个MOS管都导通，传输门处在导通状态 当C=“0”时，两个MOS管都截止，传输门处在截止状态 控制电压称为时钟脉冲控制电压 传输特性 输出高电平 Vout≤-VTp，NMOS、PMOS处于饱和区 -VTp ≤Vout≤VDD-VTn，PMOS处于线性区；NMOS处于饱和区 Vout≥VDD-VTn ，NMOS截止；PMOS线性 输出低电平 Vout≥VDD-VTn ，NMOS、PMOS处于饱和区 -VTp ≤Vout≤VDD-VTn，NMOS处于线性区；PMOS处于饱和区 Vout≤-VTp，NMOS线性；PMOS截止 CMOS传输门的导通电阻 CMOS传输门的电阻相当于NMOS电阻和PMOS电阻的并联 MOS管工作电压特性曲线，可知MOS管在线性区域的电阻值很小，而在饱和时的电阻值很大 对于CMOS传输门的导通电阻只考虑在两个管子都工作在饱和区的情况 例题：设一个CMOS传输门kn=kp=3.5×10-5A/V2。VTn=-VTp=1V，工作电压为5伏，求此传输门的传输高电平的导通电阻？ 结论：传输门并不是一个理想开关 时钟控制和数据流控制 Thold:传输门的维持时间 设TG的维持时间为120ms，采用此TG门实现数据同步。那么用来控制数据流的最低时钟频率是多少？ 传输门逻辑 传输门可看作一个可控开关 NMOS：高电平有阈值电压的损失 逻辑特点 单个传输门：Y=CVin+CX 两个传输门的串联：Y=C1C2Vin+C1C2X 两个传输门的并联：Y=C1A+C2B+C1C2X+C1+C2X 传输门逻辑电路设计 多路选择器Y=C0A0+C1D1+C2D2+C3D3 全加器： 在FPGA设计中的超前进位链结构 CMOS传输门 CMOS传输门的导通电阻 两个单沟道传输门导通电阻的并联 工作在饱和区的MOS管的电阻很大 增大MOS管的W/L，减少栅氧化层厚度，降低阈值电压和提高电源电压 衬底偏置效应 在传输高电平时，NMOS的源和衬底之间电位差 在传输地电平时，PMOS