基于低延时电平移位电路的半桥驱动芯片设计-集成电路工程专业论文.docxVIP

优秀毕业论文 精品参考文献资料 THE THE HIGH VOI』AGE GATE DRIVER IC DESIGN BASED ON LOW DELAY LEVEL SHIFT CIRCUIT A Thesis Submitted to Southeast University For the Academic Degree of Master of Engineering BY Lu Yangyang Supervised by Professor Lu Shengli And Senior Engineer Chen Jian School of Integrated Circuits Southeast University 万方数据 东南大学学位论文独创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所 东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所 知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果， 也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本 研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。 研究生签名：』堡I茎l砬日期：二基型鱼上—u7 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的复印件和电 子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内容和纸质论文的内容相 一致。除在保密期内的保密论文外，允许论文被查阅和借阅，可以公布(包括以电子信息形式刊登) 论文的全部内容或中、英文摘要等部分内容。论文的公布(包括以电子信息形式刊登)授权东南大 学研究生院办理。 研究生签名：脚师签名：孽劬：二2幽7 万方数据 摘要摘要 摘要 摘要 高压半桥驱动芯片，由于其具有高可靠性、低成本、智能化等优点，在白色家电、电动交通工 具、中小功率工业设备等领域获得了广泛应用。高压电平移位技术作为高压半桥驱动芯片的核心技 术之一，其电路特性将直接影响到半桥驱动芯片的工作性能(传输延时、静态功耗等)和噪声抑制 能力(dV／dt噪声及VS负偏压)。因此，对高压电平移位电路的传输特性及可靠性进行系统研究具 有重要意义。 本文重点分析了半桥驱动芯片电平移位技术，对dV／dt噪声、VS负偏压的产生机理及抑制技术 进行了分析，指出了缩短传输延时与提升芯片抗噪可靠性的矛盾。提出了一种有源负载的高压电平 移位技术，通过负载阻值的自适应设计，既可以降低噪声在负载上的电压降，又可以有效地降低 LDMOS漏端的传输电压，进而降低了负载噪声、提高了高压电平移位电路的VS负压承受能力；其 次，分析了高压半桥驱动芯片的延时特性，指出高侧通道中的高压电平移位电路和噪声滤波电路是 传输延时的主要来源，采用了一种全差分迟滞比较结构的噪声滤波电路，‘不仅有效地降低了传输延 时，而且有效滤除了dV／dt噪声，最终提升了芯片的抗噪可靠性。 基于华润上华的700V 11．tm Bipolar-CMOS—DMOS(BCD)Z艺，设计了一款采用新型高压电平移 位电路的高压半桥驱动芯片，并进行测试。测试结果表明；采用本文高压电平移位电路的半桥驱动 芯片，dV／dt噪声能力高达85V／ns，在15V电压下VS负偏压能力达到．10．54V，高侧通道传输延时 约93ns。 关键诃：高压半桥驱动芯片，高压电平移位电路，传输延时，可靠性 万方数据 一 一 ．．些!堡翌 一———— -—-—_-—_———————_—●。——————___——————___—●——————————————————————’——————————————————————————一一一 Abstract High voltage gate driver ICs O-IVICs)are widely used in white household appliances，electric vehicles， small and medium power industrial equipments due to its high reliability，low cost and intelligence·High voltage level shift technology is of the technologies of HVICs，and its characteristics will directly affect HVICs’performance and noise immunity，such propagation delay,q