CD4518 CD4520引脚图.docVIP

CD4518 CD4520引脚图-中文资料 CD4518/CC4518是二、十进制（8421编码）同步加计数器，内含两个单元的加计数器，其功能表如真值表所示。每单个单元有两个时钟输入端CLK和EN，可用时钟脉冲的上升沿或下降沿触发。由表可知，若用ENABLE信号下降沿触发，触发信号由EN端输入，CLK端置“0”；若用CL℃K信号上升沿触发，触发信号由CL℃K端输入，ENABLE端置“1”。RESET端是清零端，RESET端置“1”时，计数器各端输出端Q1～Q4均为“0” CD4518采用并行进位方式，只要输入一个时钟脉冲，计数单元Q1翻转一次；当Q1为1，Q4为0时，每输入一个时钟脉冲，计数单元Q2翻转一次；当Q1=Q2=1时，每输入一个时钟脉冲Q3翻转一次；当Q1=Q2=Q3=1或Q1=Q4=1时，每输入一个时钟脉冲Q4翻转一次。这样从初始状态（“0”态）开始计数，每输入10个时钟脉冲，计数单元便自动恢复到“0”态。若将第一个加计数器的输出端Q CD4520/CC4520为二进制加计数器，由两个相同的内同步4级计数器构成。计数器级为D型触发器，具有内部可交换CP和EN线，用于在时钟上升沿或下降沿加计数。在单个单元运算中，EN输入保持高电平，且在CP上升沿进位。CR线为高电平时，计数器清零。计数器在脉动模式可级联，通过将Q3连接至下—计数器的EN输入端可实现级联，同时后者的CP输入保持低电平。 引脚功能： 引脚 符号 功能 1 9 CLOCK 时钟输入端 7 15 RESET 消除端 2 10 ENABLE 计数允许控制端 3 4 5 6 Q1A-Q4A 计数输出端 11 12 13 14 Q1B-Q4B 计数输出端 8 VSS 地 16 VDD 电源正 CD4518 CD4520 引脚图 CD4520逻辑图真值表功能： CL℃K ENABLE RESET ACTION 上升沿 1 0 加计数 0 下降沿 0 加计数 下降沿 X 0 不变 X 上升沿 0 不变 上升沿 0 0 不变 1 下降沿 0 不变 X X 1 Q0～Q4=0