第三章 触发器(2013).pptVIP

* * * * * * * * * * * * * * * * * （3）三态门的应用 　　①三态门在计算机 　中常用于总线传输， 　实现分时传递信号。 　②利用三态门双向传递信号 * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * D触发器的次态方程为： Q(n+1)＝D 状态图为： 0 1 0 1 D 1 0 D触发器结构简单, 但仍然存在空翻现象。实际使用的D触发器是一种维持阻塞型D触发器, 可以防止空翻的发生。 3.2.3 电平触发式J－K触发器 电平触发式J－K触发器有两个输入端，即克服了R－S触发器的约束问题，使用上又比D触发器灵活。其逻辑图与逻辑符号如下： Q Q J K C 0 1 1 1 Q 1 1 0 0 Q＝1 Q(n+1)=0 Q Q 1 1 1 1 1 0 0 1 1 0 0 G1 K Q G2 J Q CP G3 G4 Q(n+1)=1 Q＝0 J－K触发器功能表和状态表如下： J－K触发器功能表 Q Q(n+1) 0 1 0 1 0 1 0 0 1 0 1 1 JK=00 1 1 1 0 J－K触发器状态表 J K Q(n+1) 功能说明 0 0 0 1 1 0 1 1 Q 0 1 Q 不变 置 0 置 1 翻转 J－K触发器的次态方程为： Q(n+1)＝JQ＋KQ 状态图为： 0 1 00, 01 JK 10, 11 01, 11 00, 10 为防止“空翻”，实际数字电路中使用的J－K触发器是主从式集成J－K触发器，它使用“前沿采样，后沿定态的方式，无空翻，功能较全，使用灵活。 0 00 01 11 10 01 JK Q 1 Q(n+1) 0 1 0 1 1 0 3.2.4 电平触发式T触发器 电平触发式T触发器实际上是J－K触发器的一种特殊形式。如果把J－K触发器的J－K端连在一起就形成了T触发器。因此T触发器的次态方程为： Q(n+1)＝TQ＋TQ 其功能表和状态表是J－K触发器功能表和状态表的一部分。 3.3 主从触发式触发器 主从触发式触发器由于采用了主、从触发器结构，可以有效地防止空翻，提高了触发器的工作可靠性。 3.3.1 主从R－S触发器 CP′ S Q 从触发器 S′ R′ 1 Q′ 主触发器 CP R S C R Q （a） （b） 主从R－S触发器 CP前沿采样， 后沿定态；无 空翻现象。 CP前沿采样， 后沿定态；无 空翻现象。 J CP SD RD Q Q K 3.3.2 主从J－K触发器 3.4 边沿触发式触发器 主从触发器虽然解决空翻问题，但是在CP＝1的期间要求输入端信号状态保持不变。否则，其次态就不能按特性表来确定。如果是干扰信号混入输入端，将使触发器产生不必要的翻转，可靠性降低。为了提高触发器的可靠性，增强抗干扰能力，人们又设计出边沿触发方式的触发器。边沿触发器方式是指只在CP的上升沿或下降沿时刻，触发器才依据此刻的输入决定其次态。而在CP＝1和CP＝0期间，输入的任何变化都不会引起触发器状态的变化。 3.4.1利用传输延迟的边沿触发器 设触发器的初始状态为Q = 0 、Q = 1 1CP = 0时,门B、B’、G3和G4同时被CP的低电平封锁。而由于G3和G4的输出 P、P’两端为高电平，门A、A’是打开的，故基本RS触发器的状态通过A、A’得以保持。 2CP变为高电平以后，门B、B’首先解除封锁，基本RS触发器可以通过B，B’继续保持原状态不变。此时输入为J=1 、K=0 ，则通过门G3和G4的传输延迟时间后P=0，P’=1，门A、A’均不导通，对基本RS触发器的状态没有影响。 3当CP下降沿到达时，门B、B’ 立即被封锁，但由于门G3和G4存在传输延迟时间，所以P、P’的电平不会马上改变。因此，在瞬间出现A 、B各有一个输入端为低电平的状态，使 Q=1，并经过A’使Q = 0 。 4由于G3的传输延迟时间足够长，可以保证在P点的低电平消失之前 Q 的低电平已反馈到了门A ，所以在P点的低电平消失以后触发器获得的1状态将保持下去。 RD K CP Q SD S J C P K R J 6 5 2 1 3 4 S R RD SD J CP K Q ≥1 ≥1 D CP SD R