数字电路与系统（何艳）第六章4.pptVIP

第六章 时序逻辑电路 * 第五节 计数器 1.计数器的概念 4.分类 一、二进制计数器 2.应用 3.基本结构 1.同步计数器（由SSI构成） (2)减法计数器 (1)加法计数器 2.异步计数器（由SSI构成） (1)加法计数器 (1) 74 LS161 (2) 74 LS163 (2)减法计数器 3.MSI二进制计数器 二、十进制计数器 1. 74LS90 2. 74LS160 第五节 计数器 1.计数器的概念 2.应用(如频率计) 3.基本结构 (1)按模值 4.分类 二进制计数器 十进制计数器 任意进制计数器 显示 设备 计数 器 C uI uO uI uO C 1 3 5 7 9 11 13 15 17 19 20 n个触发器 组合电路 CP 计数脉冲 进位输出 Q1 Q2 Qn … Z 图6.5.1 计数器的基本结构框图 (3)按逻辑功能 (2)按存储器的状态变 化是否同时进行 同步计数器 异步计数器 加法计数器 可逆计数器 减法计数器 (1)加法计数器 ①基本结构 一、二进制计数器 1.同步计数器（由SSI构成） b.TFF形式 a.CP1=CP2=…=CPn=CP 模值M=2n， 计数范围：0～2n-1 c.T1=1， d. 例1 分析图6.5.2所示电路的逻辑功能。 ②电路实例 ①分析电路结构 ②写出三组方程 a.各触发器的激励方程 J3 = K3 = Q 1 n Q 2 n J2 = K2 = Q 1 n J1 = K1 = 1 图6.5.2 用JKFF构成的3位二进制同步加法计数器 ]· CP = [ Q 1 n+1 Q 1 n Z = Q 2 n Q 1 n Q 3 n b.各触发器的次态方程 c.电路的输出方程 ]· CP = [ Q 3 n+1 Q 2 n ＋ Q 1 n Q 3 n Q 2 n Q 1 n Q 3 n ]· CP = [ Q 2 n+1 Q 2 n ＋ Q 1 n Q 2 n Q 1 n ③作状态转移表、状态转移图或波形图 ④电路的逻辑功能描述 该电路是一个同步模8加法计数器电路（或3位二进制同步加法计数器）。 表6.5.1 图6.5.2电路的状态转移表 1 1 1 1 7 0 0 1 1 6 0 1 0 1 5 0 0 0 1 4 0 1 1 0 3 0 0 1 0 2 0 1 0 0 1 0 0 0 0 0 Q1 Q2 Q3 Z=Q3Q2Q1 S(t) CP↓的个数 图6.5.3 图6.5.2电路的状态转移图 Q3Q2Q1 010 X/Z 有效循环 000 001 011 100 101 110 111 图6.5.4 图6.5.2电路的工作波形图 CP Q1 Q2 Q3 Z 1 2 3 4 5 6 7 8 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 2分频 4分频 8分频 逢八进一 (2)减法计数器 ①基本结构 b.TFF形式 a.CP1=CP2=…=CPn=CP c.T1=1， d. 0 1 1 1 0 0 0 1 0 0 0 1 0 0 0 Q3 Q2 Q1 1 0 0 0 1 1 1 0 1 1 1 0 1 1 1 Q3 Q2 Q1 加法计数器状态转移表 减法计数器状态转移表 2.异步计数器（由SSI构成） (1)加法计数器 ①基本结构 a.T′FF形式 c. Qi-1 下降沿触发 b.CP1=CP， CPi = Qi-1 上升沿触发 ( i=2,3,…,n ) 0 1 1 1 0 0 0 1 0 0 0 1 0 0 0 Q3 Q2 Q1 加法计数器状态转移表 例2 用DFF构成的3位二进制异步加法计数器电路，如图6.5.5所示。 ②电路实例 图6.5.5 用DFF构成的3位二进制异步加法计数器 (2)减法计数器 ①基本结构 a.T′FF形式 Qi-1 下降沿触发 b.CP1=CP， CPi = Qi-1 上升沿触发 ( i=2,3,…,n ) c. 1 0 0 0 1 1 1 0 1 1 1 0 1 1 1 Q3 Q2 Q1 减法计数器状态转移表 (1) 74 LS161 ①逻辑电路 3.MSI二进制计数器 图6.5.6 74161 逻辑符号 LD：同步置数控制端 (c) 简化符号 P、T：工作模式控制端 CR：异步清0控制端 ②功能表 表6.5.2