(第7讲)第5章 存储器扩展电路和总线扩展1.pptVIP

第4章 TMS320DM642中断系统 第2章 TMS320DM642的硬件资源 第5章 存储器扩展电路和总线扩展 DM642 的外部存储器EMIFA接口 FLASH存储器的扩展 SDRAM存储器扩展 DM642 的输入/输出接口扩展 5.1 DM642 的外部存储器EMIFA接口5.1.1 EMIFA接口概述 1.支持的数据宽度 8位、16位、 32位和64位 。 2. 外扩存储空间 3. EMFA接口时钟 4. EMFA接口引脚 5.1 DM642 的外部存储器EMIFA接口5.1.2 EMIFA接口的主要寄存器 GBLCTL—EMIF global control register CE0CTL—EMIF CE0 space control register CE1CTL—EMIF CE1 space control register CE2CTL—EMIF CE2 space control register CE3CTL—EMIF CE3 space control register CE0SEC—EMIF CE0 space secondary control register CE1SEC—EMIF CE1 space secondary control register CE2SEC—EMIF CE2 space secondary control register CE3SEC—EMIF CE3 space secondary control register SDCTL—EMIF SDRAM control register SDTIM—EMIF SDRAM refresh control register SDEXT—EMIF SDRAM extension register PDTCTL—EMIF peripheral device transfer control register 1. EMIF Global Control Register (GBLCTL) GBLCTL[19~18]：EK2RATE ，AECLKOUT2引脚时钟输出分频控制位。 “00” —原始时钟频率(AECLKIN、主时钟/4、主时钟/6)； “01”—2分频的原始时钟频率； “10”—4分频的原始时钟频率； “11”一保留未用。 GBLCTL[17]：EK2HZ，AECLKOUT2时钟输出控制位。 “0”一若EK2EN等于“1”，AECLKOUT2引脚输出连续时钟脉冲； “1”一AECLKOUT2引脚处于高阻状态。 GBLCTL[16]：EK2EN，AECLKOUT2电平输出使能位。 “0”—AECLKOUT2引脚输出低电平； “1”—AECLKOUT2输出时钟使能。 GBLCTL[15~14]：保留未用。 GBLCTL[13]：BRMODE，总线请求控制位。 “0”—BUSREQ引脚信号用于存储器读写过程中挂起状态或工作状态的指示； “1”—BUSREQ引脚信号用于存储器读写过程中刷新、挂起和工作3种状态的指示。 GBLCTL[12]：保留未用。 GBLCTL[11]：BUSREQ，总线请求信号(BUSREQ引脚信号)输出指示位。 “0”—BUSREQ引脚输出低电平，表明没有存储器被刷新、挂起或访问； “1”—BUSREQ引脚输出高电平，表明存储器被刷新、挂起或访问。 GBLCTL[10]：ARDY，ARDY input bit. Valid ARDY bit is shown only when performing asynchronous memory access (when async CEn is active). “0”—ARDY input is low，表明外部设备未准备就绪； “1”—ARDY input is high，表明外部设备已淮备就绪。 GBLCTL[6]：EKlHZ，AECLKOUTl引脚输出控制位。 “0”一如果EKlEN等于“1”，AECLKOUTl引脚输出连续的时钟脉冲； “1”一AECLKOUTl引脚处于高阻状态。 GBLCTL[5]：EKlEN，AECLKOUTl时钟输出使能位。 “0”一AECLKOUTl引脚输出低电平； “1”一AECLKOUTl引脚时钟输出使能。 GBICTL[4]：CLK4EN，CLKOUT4引脚使能位。 “0”—CLKOUT4引脚输出高电平； “1”—CLKOUT4引脚使能，输出时钟脉冲。 CLKOUT4引脚与GP1引脚复用，复位过程中CLKOUT4引脚处于使能状态，并输出时钟脉冲，DM642复位结束后，可通过