DL在数字电路设计中的应用.PDFVIP

互实用科技 VHDL在数字电路设计中的应用 刘文君 (日照广播电视大学) 摘要：文章介绍了VHDL语言及其基本特点，讨论了VHDL语言在数字 3十进制计数器的VHDL程序设计 ： 电路设计中的诸多优点，通过十位计数器的实例介绍了在MAX+plusll环 下面以十进制计数器为例简单的介绍一下，用VHDL语言进行 境下运用 VHDL语言设计实际电路的具体方法和步骤。结果表明VHDL语 电路设计的具体过程。 言应用于数字电路仿真的灵活性及直观性。 3．1功能：此十进制计数器的有一时钟使能输入端ENA，用于 关键词：VHDL 数字 电路 MAX+pluslI 仿真 锁定计数值。当高电平时计数允许，低电平时禁止计数。 O 引言 3_2语言程序设计：library ieee：useieee．stdlogic1164．all： VHDL是 7O年代末和 80年代初，由美国国防部为超高速集成 一lIbrary声明区；entitycntl0isport(cik，clr，ena：instd — logic；一计 电路VHSIC(VeryHightSpeedIntergratedCircuit)计划提出的硬 数、清零、计数使能信号 ；co：outstd—logic；～计数进位；cq：outin— 件描 述语言 VHDL (VHSIC HardwareDescription Language)。 tegerrange0to 15)；一4位计数结果输 出endcntl0：entity定 1983年7月，由Intermetrics公司和TexasInstruments公司组成 义 区 architecture behavofcntl0 is signalcqi：integerrange 0 开发小组，承担了提出语言版本并开发其软件环境的任务。其 目的 to 15；beginprocess(clk，clr，ena)begin ifclk= 1‘’thencqi=0： 在于所开发的硬件描述语言具有功能强大、严格、可读性好、通用性 ～ 计数器异步清零elsifclke‘ventandclk= 1‘’thenifena=1‘。 好、移植性好等特点，避免重复劳动，省时省力并能降低开发电子新 thenifcqi9thencqi=cqi+1；一等于 9，则清零 elsecqi=O： 产品的费用。利用计算机辅助设计 自上而下的逐层完成相应的描 end if；end if：end if；end process；process (cqi)beginif cqi=9 述，并与大规模可编程器件相结合 ，使设计出的电路系统速度更，怏、 thenco= 1‘’；～进位输出elseco=0‘’；end ifendprocess： 体积更小、重量更轻、功耗更小、稳定性更高，大大提高了产品的竞