一种基于约化因子上三角矩阵求逆FPGA实现方法.PDFVIP

第 16 卷 第 2 期 太赫兹科学与电子信息学报 Vo1.16，No.2 2018 年 4 月 Journal of Terahertz Science and Electronic Information Technol ogy Apr.，2018 文章编号：2095-4980(2018)02-0342-06 一种基于约化因子上三角矩阵求逆的 FPGA 实现方法 1,2 1 1 *1,2 周 杨 ，王佳薇 ，黄志洪 ，杨海钢 (1.中国科学院 电子学研究所 可编程芯片与系统研究室，北京 100190 ；2 .中国科学院大学 微电子学院，北京 100049) 摘 要 ：矩阵运算广泛应用于实时性要求的各类电路中，其中矩阵求逆运算最难以实现。基 于现场可编程门阵列(FPGA) 实现矩阵求逆能够充分发挥硬件的速度与并行性优势，加速求逆运算 过程。基于改进的脉动阵列的计算架构，采用一种约化因子求逆的优化算法，将任意一个 n ×n 阶 上三角矩阵转换成对角线为 1 的上三角矩阵，使得除法运算与乘加运算分离开来，大大简化矩阵 求逆运算过程。以一个 4 ×4 阶上三角矩阵求逆为例，在 Xilinx ISE 平台下，采用 Virtex5 FPGA 完 成算法实现与功能验证，在 14 个周期内，使用了 2 个除法器，3 个乘法器与 4 个加法器实现整个 矩阵求逆运算。相比于经典的脉动阵列架构，仅占用近一半资源的同时，性能提升了 26.43% ；相 比于集成更多处理单元(PE) 的脉动阵列实现方式，在性能近乎不变的情况下，耗费的资源缩减到 1/4 ，大幅度提升了资源利用率。 关键词 ：矩阵求逆；现场可编程门阵列；约化因子 中图分类号 ：TN402 文献标志码 ：A doi ：10.11805/TKYDA201802.0342 A method of implementing upper-matrix inversion based on the simplification factor in FPGA 1,2 1 1 *1,2 ZHOU Yang ，WANG Jiawei ，HUANG Zhihong ，YANG Haigang (1.Institute of Electronics，Chinese Academy of Sciences，Beijing 100190，China； 2.School of Microelectronics，University of Chinese Academy of Sciences，Beijing 100049，China) Abstract： It ’s practically complicate to implement the matrix inversion which is widely used in all kinds of real-tim