可编程逻辑器件开发与应用.pptVIP

* 9.1 通用可编程逻辑器件GAL 9.3 开发软件ISP Synario操作简介 *9.4 可编程逻辑器件CPLD/FPGA *9.5 MAX+PLUSII开发软件 9.2 ABEL-HDL硬件描述语言 逻辑器件，即可用来实现特定逻辑功能的电子器件。最基本的逻辑关系有“与”、“或”、“非”等。门电路等都是逻辑器件，如74LS08（2输入四与门）实现“与”逻辑，74LS32（2输入四或门）实现“或”逻辑，这是实现简单逻辑功能，还有很多电路实现复杂逻辑功能，如微处理器等，这类是定制器件。 如图1所示: 定制逻辑器件 还有一类是可编程逻辑器件，称为PLD（Programmable Logical Device)。如图2所示: 可编程器件 大多数典型的PLD器件是由二级组合网 络构成的。 通常第一级是“与”阵列； 第二级是“或” 阵列。 输入连接“与”阵列，在其中进行“与”逻辑组合，形成乘积项。 然后乘积项转入“或” 阵列，在“或” 阵列中由不同的乘积项构成所要求的逻辑函数输出。 一、 PLD器件及其分类 三、 应用电路设计 二、 PAL、GAL器件的结构 按集成密度分为 按结构分为 －基于与/或阵列结构的器件SPLD（PROM、 PLA、 PAL、GAL）、CPLD（EPLD）,并称之为PLD。 － 基于门阵列结构的器件（FPGA） 按编程工艺分为 1. 熔丝和反熔丝编程器件。如：Actel的FPGA器件。 2. SRAM 器件。如：Xilinx的FPGA器件。 3. UEPROM器件，即紫外线擦除/电编程器件。 如大多数的EPLD器件。 4. EEPROM器件。如：GAL、CPLD器件。 乘积项 与门 或项 或门 0 1 AB 例: 基本的PLD结构 与阵列可编程 或阵列固定 1 PAL结构 与阵列可编程使输入项增多，或阵列固定使器件简化。 与项有被浪费的情况且寄存器和I/O数量有限。 或阵列固定明显影响了器件编程的灵活性 PAL实现逻辑函数的原理 用与或阵列实现全加器。 An 、Bn －加数，被加数 Cn －低位进位 Cn+1 －本位进位 Sn－和数 全加器的最简与或表达式： 二. PAL、GAL结构 AnBnCn AnBnCn AnBnCn AnBnCn AnBn AnCn BnCn 二. PAL、GAL结构 在与/或阵列的基础上再增加触发器,便可以构成既可以实现组合逻辑功能，又可以实现实现时序逻辑功能的PLD器件了。 PAL实现逻辑函数的原理（续） 二. PAL、GAL结构 2 GAL结构(以GAL16V8为例) 组成: ? 8个输入缓冲器 ? 8个输出/反馈缓冲器 ? 8个三态输出缓冲器 ? 8个输出逻辑宏单元 ? 1个时钟输入CLK 缓冲器 ? 1个输出使能缓冲器 ① 1个可编程的与阵列 1个可编程的与阵列 8个输入缓冲器 8个输出/反馈缓冲器 8个三态输出缓冲器 8个输出逻辑宏单元 1个时钟输入CLK 缓冲器 1个输出使能缓冲器 二. PAL、GAL结构 输出逻辑宏单元（OLMC）结构 1个或门 1个异或门 1个D触发器 4个多路开关 结构控制字SYN 二. PAL、GAL结构 输出逻辑宏单元OLMC(n)的5种组态 OLMC(n)的功能取决于熔丝状态SYN、AC0及AC1(n)。 取不同的SYN、AC0及AC1(n)组合，可以得到宏单元OLMC(n)的不同的等效电路，或称不同的组态。 2. GAL16V8的OLMC(n)宏单元的5种组态，如表9.1.6所示。 3. 在ABEL器件库中，根据GAL16V8的不同工作模式，给GAL16V8器件三个工业标号，如表9.1.7所示。 *