数字逻辑第六章 (1)..pptVIP

异步时序逻辑电路 ???? 在同步时序逻辑电路中，各触发器的时钟控制端与统一的时钟脉冲(简称CP)相连接，仅当时钟脉冲作用时，电路状态才能发生变化。??异步时序逻辑电路中没有统一的时钟脉冲信号，电路状态的改变是外部输入信号变化直接作用的结果。???? 根据电路结构和输入信号形式的不同，异步时序逻辑电路可分为脉冲异步时序逻辑电路和电平异步时序逻辑电路两种类型。两类电路均有Mealy型和Moore型两种结构模型。? 由于同步时序电路中时钟脉冲对电路的控制作用，所以不论输入信号是电平信号还是脉冲信号，对电路引起的状态响应都是相同的。因此，在研究同步时序电路时，没有对输入信号的形式加以区分。 脉冲信号是电平信号的一种特殊形式。 电平信号是指信号的“0”值和“1”值的持续时间是随意的，它以电位的变化作为信号的变化。 ???? 而脉冲信号的“1”值仅仅维持一个固定的短暂时刻，它以脉冲信号的有、无标志信号的变化。 脉冲异步时序逻辑电路 一、结构??? 脉冲异步时序电路的一般结构如图6.1所示。  ??? 图中,存储电路可由时钟控制触发器或非时钟控制触发器组成。 脉冲异步时序逻辑电路 二、输入信号的形式与约束 形式: 输入信号为脉冲信号 约束: ?? ?1． 输入脉冲的宽度必须保证触发器可靠翻转；?? 2． 输入脉冲的间隔必须保证前一个脉冲引起的电路响应 完全结束后,后一个脉冲才能到来；??? 3． 不允许两个或两个以上输入端同时出现脉冲。(why?) 脉冲异步时序逻辑电路 ?? 注意！由于不允许两个或两个以上输入端同时出现脉冲，加之输入端无脉冲出现时，电路状态不会发生变化。因此，对n个输入端的电路，其一位输入只允许出现n+1种取值组合，其中有效输入种取值组合为n种。即只需考虑各自单独出现脉冲的n种情况，而不像同步时序逻辑电路中那样需要考虑2n种情况。??? 例如，假定电路有x1、x2和x3共3个输入，并用取值1表示有脉冲出现，则一位输入允许的输入取值组合只有000、001、010、100共4种，其中有效输入取值组合只有后3种情况。 脉冲异步时序逻辑电路 三、输出信号的形式脉冲异步时序逻辑电路的输出信号可以是脉冲信号也可以是电平信号.若电路结构为Mealy型，则输出为脉冲信号（why？） 若电路结构为Moore型，则输出是电平信号（why？） 脉冲异步时序逻辑电路的分析 一、分析方法与步骤??? 1．分析方法??? 脉冲异步时序逻辑电路的分析方法与同步时序逻辑电路大致相同。 分析过程中同样采用状态表、状态图、时间图等作为工具。? 注意两点：??? （1）当存储元件采用时钟控制触发器时，对触发器的时钟控制端应作为激励函数处理。??? 分析时应特别注意触发器时钟端何时有脉冲作用，仅当时钟端有脉冲作用时，才根据触发器的输入确定状态转移方向，否则，触发器状态不变。??? （2）由于不允许两个或两个以上输入端同时出现脉冲，加之输入端无脉冲出现时，电路状态不会发生变化。因此，分析时可以排除这些情况，从而使分析过程和使用的图、表得以简化。 脉冲异步时序逻辑电路的分析 2．分析步骤??????? (1)写出电路的输出函数和激励函数表达式；??? (2)列出电路次态真值表或次态方程组；??? (3)作出状态表和状态图；??? (4)用文字描述电路的逻辑功能（必要时画出时间图）。 脉冲异步时序逻辑电路的分析 二、分析举例 例1 分析图6.2所示脉冲异步时序逻辑电路，指出该电路功能。 脉冲异步时序逻辑电路的分析 （2） 列出电路次态真值表?? ??根据激励函数表达式和JK触发其功能表可列出该电路的次态真值表如表6.1所示。 脉冲异步时序逻辑电路的分析 （3）作出状态表和状态图??? 根据表6.1所示次态真值表和输出函数表达式，可作出该电路的状态表如表6.2所示，状态图如图6.3所示。 （4）画出时间图并说明电路逻辑功能??? 为了进一步描述该电路在输入脉冲作用下的状态和输出变化过程，可根据状态表或状态图分析出该电路的时间图如图6.4所示? 由状态图和时间图可知，该电路是一个模4加1计数器，当收到第四个输入脉冲时，电路产生一个进位输出脉冲。 脉冲异步时序逻辑电路的分析 例2 分析图6.5所示脉冲异步时序逻辑电路。 脉冲异步时序逻辑电路的分析 (2)列出电路次态真值表 脉冲异步时序逻辑电路的分析 (3)作出状态表和状态图??? 根据表6.3和电路输出函数表达式，可作出该电路的状态表如表6.4所示，状态图如图6.6所示。 脉冲异步时序逻