数字系统设计06..pptVIP

归约操作符 归约操作符在单一操作数的所有位上操作，并产生1位结果。 ? (归约与)如果存在位值为0, 那么结果为0；若如果存在位值为x或z，结果为x；否则结果为1。 ? ~ ( 归约与非) ? | ( 归约或)如果存在位值为1，那么结果为1；如果存在位x或z，结果为x；否则结果为0。 ? ~| ( 归约或非) ? ^ ( 归约异或)如果存在位值为x或z，那么结果为x；否则如果操作数中有偶数个1, 结果为0；否则结果为1。 ? ~^ (归约异或非) 移位操作符 ? (左移) ? (右移) 移位操作符左侧操作数移动右侧操作数表示的次数，它是一个逻辑移位。空闲位添0补位。 如果右侧操作数的值为x或z, 移位操作的结果为x。 reg [ 0：7] Qreg； . . . Qreg = 4b0111; 那么: Qreg 2 是8b0000_0001 Verilog HDL中没有指数操作符。但是，移位操作符可用于支持部分指数操作。例如，如 果要计算ZNumBits的值，可以使用移位操作实现，例如: 32b1 NumBits //NumBits必须小于32。 可使用移位操作为2 - 4解码器建模，如 wire [0:3] DecodeOut=4b1 Address[0:1] ; Address[0:1] 可取值0 , 1 , 2和3。与之相应，DecodeOut可以取值4b0001、4b0010、4b0100和4b1000，从而为解码器建模。 条件操作符 Cond_expr ? expr1 : expr2 如果cond_expr 为真(即值为1 )，选择expr1；如果cond_expr为假(值为0 )，选择expr2。 如果condexpr 为x或z，结果将是按以下逻辑expr1和expr2按位操作的值: 0与0得0，1与1得1，其余情况为x。 wire [0:2] Student=Marks 18 ? Grade_A : Grade_C; 计算表达式Marks 18; 如果真, Student赋值为Grade_A; 如果Marks =18, Student 赋值为Grade _ C 。 always #5 Ctr = (Ctr!=25) ? (Ctr+1) : 5; 过程赋值中的表达式表明如果Ctr不等于25, 则加1；否则如果Ctr值为25时, 将Ctr值重新置为5。 连接操作 连接操作是将小表达式合并形成大表达式的操作。形式如下: {expr1,expr2,...，exprN} 实例如下所示: wire [7:0] Dbus; wire [11:0] Abus; assign Dbus [7:4] = {Dbus[0], Dbus[1], Dbus[2], Dbus[3]} ; //以反转的顺序将低端4位赋给高端4位。 assign Dbus ={Dbus [3:0],Dbus[7:4]} ; //高4位与低4位交换。 不允许连接非定长常数 reg [7:0] Dbus; reg [10:0] A; A = {Dbus,5}; 非定长常数的长度未知 。 复制操作 复制通过指定重复次数来执行操作。语法如下: {repetition_number {expr1, expr2, ...,exprN } } Abus = {3{4’b1011}}; // 位向量(12’b1011_1011_1011） Abus = {{4{Dbus[7]}}, Dbus}; {3{1’b1}} 结果为111 {3{Ack}} 结果与{Ack, Ack, Ack}相同。 表达式种类 常量表达式是在编译时就计算出常数值的表达式。 常量表达式构成要素: 1) 表示常量文字, 如‘b10和326或abc。 2) 参数名，如RED的参数表明: parameter RED = 4’b1110； 标量表达式是计算结果为1位的表达式。如果希望产生标量结果, 但是表达式产生的结果为向量, 则最终结果为向量最右侧的位值。 内置基本门 1) 多输入门： and, nand,or, nor, xor, xnor 2) 多输出门： buf, not 3) 三态门： bufif0, bufif1, notif0,notif1 4) 上拉、下拉电阻： pullup, pulldown 5) MOS开关： cmos, nmos, pmos, rcmos, rnmos, rpmos 6) 双向开关： tran,tranif0, tranif1, rtran, rtranif0, rtranif1 实例语句的格式 gate_type [instance_name] (t