数字信号第四章西邮..ppt

两个半加器构成一个全加器 采用逻辑函数对比方法,将要实现的 逻辑函数表达式变换成与器件的逻辑 函数表达式类似的形式。 （3 )若器件的输入端数少于函数变量数,则可通过扩展和降 维的方法来实现。 （1）地址输入端数n=函数变量数m 直接选用该器件 方法1: 用卡诺图法比较 方法2: 用函数表达式法比较 小结: 数据选择器实际上是一个逻辑函数的最小项输出器。它不需将函数化简为最简式,只需将输入变量加到地址输入端,将逻辑函数中包含有的最小项在相应的数据输入端加逻辑1,没有包含的最小项在相应的数据输入端加逻辑0,则在数据输出端输出的就是逻辑函数F。 2. 地址输入端数n 函数变量数m 当输入变量较少时,只需将数选器的高位地址端接地及相应的数据输入端接地。 3. 地址输入端数n 函数变量数m n 个数据输入数，m 个最小项。 即函数的最小项数多于数据输入端数时,通过 ①扩展:将 选1数选器扩展成 选1数选器. ②降维:将m变量的函数转换成为n变量的函数。 例4. 用八选一选择器实现四变量函数 例5的实现电路图 1 1 1 1 1 1 1 0 1 1 0 1 0 1 0 0 1 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 Y A B C 例1 真值表 由真值表写出逻辑函数表达式： 利用公式法或卡诺图法化简，得最简与—或表达式： 4.4 组合逻辑电路的设计 （1） 若采用与非逻辑器件实现，则可以对（1）式两次求反， 变换成与非—与非表达式: 根据⑵式画出采用与非器件组成的逻辑电路如下图所示。 采用与非器件组成的例1逻辑电路 4.4 组合逻辑电路的设计 （2） 若采用或非逻辑器件实现，则对⑴式进行代数变换， 先得到或与式。 再对或与式两次求反，变换成或非—或非表达式。 （3） （4） 4.4 组合逻辑电路的设计 根据（4）式画出采用或非器件组成的逻辑电路如图所示。 当然采用或非器件时，也可以通过对卡诺图中0格化简来得 到（3）式所表示的最简或与式。 采用或非器件组成的例1逻辑电路 若采用与或非逻辑器件实现，则对（4）式进行代数变换， 得到与或非式。 4.4 组合逻辑电路的设计 2、只有原变量输入条件下的设计 例2 在只有原变量输入，没有反变量输入条件下， 用与非门实现函数： F（A，B，C，D）=∑m（4，5，6，7，8，9，10，11，12，13，14） 解：用卡诺图对函数进行化简，如图所示。 例2卡诺图 化简结果为 两次求反，得： （6） （5） 4.4 组合逻辑电路的设计 有原变量输入、又有反变量输入，则5个与非门电路即可 完成式（6）功能。现在没有反变量输入，第一级反相器需用 来产生反变量。所以其逻辑电路如图所示，电路为3级门电 路结构。 用9个与非门完成的电路图 4.4 组合逻辑电路的设计 但是，上图所示电路不是最佳结果，如果对式（5）进行 合并，得： 用5个与非门完成的电路图 4.4 组合逻辑电路的设计 （7） 式（7）对应的逻辑电路也是3级门结构，虽然比前一个图 少了4个反相器。但仍然不是最佳结果。因为式（5）还可 以进行如下的变换: 和 为化简中的多余项，现在称它为生成项，加入这些 生成项后，函数值不会改变，但可以得到最佳逻辑电路图, 只需要４个与非门即可。 （8） 4.4 组合逻辑电路的设计 ４个与非门完成的电路图 可以看出，在没有反变量输入的条件下，组合电路的 输入级器件的多少，取决于所有乘积项所包含尾部因子种 类的多少。 中间级包含器件的多少，取决于乘积项的多少。 因此，为了获得最佳设计结果，应尽可能减少尾部因子的 种类,尽可能地合并乘积项。 4.4 组合逻辑电路的设计 实现单输出函数时，一般选数据选择器； 实现多输出函数时，一般选译码器。 中规模组合逻辑电路设计方法: 4.4.2 采用中规模集成器件设计组合逻辑电路 4.4 组合逻辑电路的设计 实现方法:采用逻辑函数对比方法。 对比结果: （1）若表达式与数据选择器的形式完全一致,则直接选用 该器件。 （2）若器件的输入端数多于函数变量数,则需对多余输入端 进行处理。 （一） 中规模组合逻辑电路设计——数据选择器 1.数据选择器实现组合逻辑函数 4.4 组合逻辑电路的设计 对比结果: 4.4 组合逻辑电路的设计 解： 例1 用8选1数据选择器实现逻辑函数： 8选1数据选择器的卡诺图 由8选1数据选择器的