数码管显示实验说明..doc

“单数码管显示实验”的实验步骤 1．利用新建工程向导创建一个新工程。打开建立新工程管理窗口。选择File→New Project Wizard，如图1-1所示，即弹出新建工程向导说明窗口如图1-2所示，熟悉以后可以选择以后不必显示该窗口，点击next进入建立工程文件夹、工程名和实体名窗口，如图1- 4所示。任何一项设计都是一项工程(project)，必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹，此文件夹将被 QuartusII 默认为工作库（Work Library）。图1-4中的第一行设置工程库文件夹，第二行为此项工程设置工程名，第三行为当前工程顶层文件的实体名，默认与工程名一致。 图1-1 图1-2 图1-3 图1- 4 2. 将设计文件加入工程。如果此前已经设计了一些此工程的设计文件，则可点击图1-5 File栏右边的按钮，查找与工程相关的所有设计文件加入到工程中。如果没有，则直接点击Next进入下一步。 图1-5 3. 选择目标器件。在如图1-6所示窗口中，首先在Family下拉列表框中选择芯片系列。在右侧的Package栏选择芯片的封装方式，在Pin count栏选择芯片的管脚数，在Speed grade栏选择芯片速度级别。在Available devices框中将显示符合以上条件的一些芯片，从中选择与EDA实验开发箱上一致的FPGA芯片，然后点击Next进入下一步。 图1-6 4. 设置其它EDA工具。在如图1-7所示的窗口中，有3项选择：Design Entry/Synthesis 用于选择输入的HDL类型和综合工具；Simulation用于选择仿真工具；Timing Analysis用于选择时序分析工具。这是除QuartusII自含的所有设计工具以外，还可以外加的工具。如果都不选择，就表示仅使用QuartusII自含的所有设计工具，点击Next进入下一步。 图1-7 5. 结束设置。在如图1-8所示的窗口中，列出了此项工程相关的设置情况。最后单击Finish按钮，就设定好了此工程，并出现seg7_4的工程管理窗口(图1-9)Project navigator。可以选择View→Utility Window→Project navigator开/关此管理窗口。在工程管理窗口的Hierarchy页，主要显示芯片资源占用情况；在Files页，显示工程中设计文件和仿真文件等；在Design Unites页，主要显示本工程项目的层次结构和各层次的实体名； 图1-8 图1-9 6. 新建VHDL设计文件并保存。选择File→New得到如图1-10的文件选择窗口，在Design Files中选择VHDL，点击OK进入VHDL文本编辑窗口如图1-11所示。在VHDL文本编辑窗口中键入设计文件，保存时注意文件名与实体名必须一致。如图1-12所示。 图1-10 图1-11 图1-12 VHDL源文件如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; Entity seg7_4 is PORT ( BCD_in : IN STD_LOGIC_VECTOR(3 DOWNTO 0); --输入四位BCD码 SG_out : OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); --输出七位字形码 END; ARCHITECTURE one OF seg7_4 IS BEGIN PROCESS(BCD_in) BEGIN CASE BCD_in IS WHEN 0000 = SG_out = 0111111; WHEN 0001 = SG_out = 0000110; WHEN 0010 = SG_out = 1011011; WHEN 0011 = SG_out = 1001111; WHEN 0100 = SG_out = 1100110; WHEN 0101 = SG_out = 1101101; WHEN 0110 = SG_out = 1111101; WHEN 0111 = SG_out = 0000111; WHEN 1000 = SG_out = 1111111; WHEN 1001 = SG_out = 1101111; WHEN 1010 = SG_out = 1110111; WHEN