计算机组成原理（李小勇）24.pptVIP

* 计算机学院体系结构中心 2.4 定点除法运算2.4.1 原码除法运算原理 　　 两个原码表示的数相除时，商的符号由两数的符号按位相加求得，商的数值部分由两数的数值部分相除求得。 　　设有n位定点小数(定点整数也同样适用)： 被除数ｘ, 其原码为 [ｘ]原＝ｘf .ｘn－1…ｘ1ｘ0 除数ｙ, 其原码为 [ｙ]原＝ｙf .ｙn－1…ｙ1ｙ0 　则有商q＝ｘ/ｙ，其原码为 [q]原＝(ｘf⊕ｙf)+(0.ｘn－1…ｘ1ｘ0/0.ｙn－1…ｙ1ｙ0) 　　 商的符号运算qf＝ｘf⊕ｙf与原码乘法一样，用模2求和得到。商的数值部分的运算，实质上是两个正数求商的运算。根据我们所熟知的十进制除法运算方法，很容易得到二进制数的除法运算方法，所不同的只是在二进制中，商的每一位不是“1”就是“0”，其运算法则更简单一些。 　　下面仅讨论数值部分的运算。设被除数ｘ＝0.1001，除数ｙ＝0.1011，模仿十进制除法运算，以手算方法求ｘ÷ｙ的过程如下: 得ｘ÷ｙ的商q＝0.1101，余数为r＝0 上面的笔算过程可叙述如下： 1. 判断ｘ是否小于ｙ？现在ｘｙ, 故商的整 数位商“0”, ｘ的低位补0, 得余数r0。 2. 比较r0和2－1ｙ, 因r02－1ｙ, 表示够减, 小数 点后第一位商“1”, 作r0－2－1ｙ, 得余数r1。 3. 比较r1和2－2ｙ, 因r12－2ｙ, 表示够减, 小 数点后第二位商“1”, 作r1－2－2ｙ, 得余数r2。 4. 比较r2和2－3ｙ, 因r22－3ｙ, 不够减, 小数 点后第三位商“0”, 不作减法, 得余数r3(＝r2)。 5. 比较r3和2－4ｙ, 因r32－4ｙ, 表示够减, 小数 点后第四2位商“1”, 作r3－2－4ｙ, 得余数r4, 共求四位商, 至此除法完毕。 　　在计算机中小数点是固定的，不能简单地采用手算的办法。为便于机器操作，使“除数右移”和“右移上商”的操作统一起来。 　　事实上机器与人运算过程不同，人会心算一看就知道够不够减。但机器却必须先作减法，若余数为正才知道够减；若余数为负才知道不够减。不够减时必须恢复原来的余数以便再继续往下运算。这种方法称为恢复余数法。要恢复原来的余数，只要当前的余数加上除数即可。但由于要恢复余数，使除法进行过程的步数不固定，因此控制比较复杂。实际中常用不恢复余数法又称加减交替法。其特点是运算过程中如出现不够减则不必恢复余数，根据余数符号，可以继续往下运算，因此步数固定，控制简单。 　　早期计算机中，为了简化结构，硬件除法器的设计采用串行的1位除法方案。即多次执行“减法—移位”操作来实现，并使用计数器来控制移位次数。由于串行除法器速度太慢，目前已被淘汰。 不恢复余数的除法 运算规则如下： ??? ①首先用被除数减去除数，得到的结果称为余数； ??? ②若符号位运算向前产生的进位为“0”，则商“0”，将除数向右错开1位，再用余数加上除数；若符号位运算向前产生的进位为“1”，则商“1”，将除数向右错开1位，再用余数减去除数； ????③重复②，若商的符号位为1位，数值位为n位，则重复②的操作共n+1次，最后一次上商后余数不再运算。 ?[例1]设x=101001，y=-111，用原码阵列除法器计算x÷y。 ????解：[x]原=0101001 ?[y]原=1111 ????商的符号位为：xf⊕yf=0⊕1=1 ????令x’=101001，y’=111，其中x’和y’分别为[x]原和[y]原的数值部分 ????[x’]补=0101001，[y’]补=0111，[-y’]补=1001 2.4.2 并行除法器1. 可控加法/减法(CAS)单元 　　 和阵列乘法器非常相似，阵列式除法器也是一种并行运算部件，采用大规模集成电路制造。与早期的串行除法器相比，阵列除法器不仅所需的控制线路少，而且能提供令人满意的高速运算速度。 　　阵列除法器有多种多样形式，如不恢复余数阵列除法器，补码阵列除法器等等。 先介绍可控加法/减法(CAS)单元，它将用于并行除法流水逻辑阵列中，它有四个输出端和四个输入端。当输入线P＝0时，CAS作加法运算；当P＝1时，CAS作减法运算。逻辑结构图： 　 CAS单元的输入与输出的关系可用如下一组逻辑方程来表示： 　　 Si＝Ai⊕(Bi⊕P)⊕Ci Ci＋1＝(Ai＋Ci)·(Bi⊕P)＋AiCi (2.32) 当P＝0时，方程式(2.32)就等于我们前面学习的一位全加器(FA)的公式： 　　 　Si