实验二多功能寄存器.docxVIP

实验二多功能寄存器 一、实验目的 1、设计并实现一个串/并进、串出移位寄存器。 2、学会改写TESTBENCH模板 二、实验内容 串/并进、串出移位寄存器在TTL手册中是74166芯片，其功能图如图2?1所示。 其中：A-H： 8位并行数据输入端 ： 74166 SER CLRN：异步清零端 A SER：串行数据输入端 B C CLK：同步时钟输入端 —— D CLKIH：时钟信号禁示端 E F QH - STLD：移位/装载控制端 G H QH：串行数据输出端 一 STLD -O CLRN — CLKIH — CLK 图2-1功能图 通过查询74166的真值表可知: CLK=O时，输岀为0； CLKIH=I时，不管时钟如何变化，输出不变化。 STLD=1吋，移位状态，在吋钟上升沿吋刻，向右移一位，SER串入的数据移入Q。 STLD=0时，加载状态，8位输入数据输入数据就能装到Q0—Q7寄存器。 三、实验代码 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164. ALL; ENTITY sregl66 IS PORT(CLRN,SER,CLK,CLK1H, STLD,A,B,C,D,E,F,G,H: IN STD_LOGIC; QH : OUT STD_LOGIC; M: OUT std」ogic_vector(3 downto 0) )； END sregl66; ARCHITECTURE bchav OF srcg!66 IS SIGNAL tempregS: STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN m= ,,ooor,； PROCESS(CLRN,CLK,CLKIH,SER) BEGIN IF(CLRN=,0,) THEN tempreg8=(others=,0,); QH=tempreg8(7); ELSIF(CLKEVENT) AND (CLK二T) THEN IF(CLKIH=O*) THEN IF(STLD=,0,) THEN tempreg8(())=a; tempreg8(l)=b; tempreg8(2)=c; tempreg8(3)=d; tempreg8(4)=e; tempreg8(5)=f; tempreg8(6)=g; tempreg8(7)=h; ELSIF(STLD二T) THEN FOR i IN tempregSHIGH DOWNTO tempreg8,LOW+1 LOOPtempreg8(i)=tempreg8(i-1); END LOOP; tempreg8(tempreg8,LOW )=SER; QH=tempreg8(7); END IF; END IF; END IF; END PROCESS; END bchav; -A,B,C,D,E,F,G,H 分别对应 SW1-SW8 -CLKIH,SER,STLD,CLRN 分别对应 SW9-SW12 -Clk PIN28,（将1O_CLK与103相连，调节拨码SW17-SW20,使输出1Hz时钟） -QH对应109,用导线将109连接L1。 -M功能选择 TESTBENCH模板的自动生成 ■4?Q? Xa??iCvMBfv?c?aU feUaat匕细CerWt0 MUrtit ? p S?.Q .切$??Q FvIiIim y S?w “qy* t?w??■ C ■4?Q? Xa??i CvMB fv?c?aU feUaat 匕细CerWt 0 MUrtit ? p S?.Q .切 $??Q FvIiIim y S?w “qy * t?w? ?■ C??o? X***M Jlyxv 洛?Q Tiaim UUrver m ■?m.Q l Ctr)*Aifv*T 一j j n* Tw |?m? Wiier Witar H.Q Da f*A ”》4机? 洌弘■ tmrn F? V 仇0 Hn?r 匸几?,X/| 1yv? $t?t Qusic Tteioc AmIfxw Tieiac fQ ■■可 T???a “Qb7? 次?Q Qm?b? TieiM ■!”《 CtMtruM QmcIi Uw CUck 1 Swv U1 9?a?t CW??t ? tlebwHo— Flw Tiain ia x轩9 Ecv Cmi1? t??x 1 口 V 珂 AmXfc?* Z f i !? c： / ? t?■?!*? ? ar?%? ? ?? ￡?r txa?l*U?a u 1. CU 1 弋“ 4 Saam ? Jrme f U . Q, 5 ~ Qis?II - C?/??igR9/ay4*9igf^t*?Q Ift/v ?? * ?? rhi?? ?? ?? ? t b?rhiR*