2.门电路课件-数字电路-文档资料.pptVIP

3.与或非门 在或非门的基础上，增加与输入端，从而实现与或非逻辑。 Y= AB + CD * 4.异或门 红框中的电路控制T7的状态。因此，当T7截止时，电路就是以A,B为输入的与非门。 A,B两输入端的高电平分别通过T5和T4使T7截止。 说明输入A,B有高电平，就按与非门分析； 当A,B全低时，T4,T5全截止，使T7导通，输出低电平。 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 0 AB B A 从右表可得出该电路为异或门。 * （二）集电极开路门（电路）(OC) Open Collector Gate 目的：将门的输出端并联，实现线与： Z= AB CD 普通TTL门输出端并联时，将产生过大的输出电流导致器件损坏。(此电流可达30多毫安。） 电路原理： RL 逻辑符号 使用时需外接电阻RL。 当输入有低电平使T5截止时，只有很小的漏电流流入门里的T5的集电极。可认为此时门的输出端处于高阻状态。 电阻可接到其他电源，用 表示。如SN7407可接30V电压 很容易验证这是一个二输入端与非门。 * 负载电阻RL的计算 图中电阻RL以下连线称为总线。 这是用集电极开路门连成总线结构的典型电路。其中负载电阻RL只需用一个即可。 总线电位用 表示。 分 =VOH和 ＝VOL两种情况讨论： 总线。其电位 ， 矩形框表示线与 当 ＝VOH时 IOH IOH IOH IOH IIH IIH IIH IIH IRL IRL= nIOH+mIIH 用上式求出RL的最大值。 * 当 总线为低电平VOL时： 当 =VOL时 IR L IL VOL IIL IL= IRL+ ILM IIL 由上式求出RL的最小值。 RL在求出的范围内取值。取值偏大会降低工作速度；取值偏小会增加电源功耗。 为提高速度，就必须保持输出高电平时的低内阻特性。从而引出三态输出门(TS)。 只有一个门输出低电平是最不利情况。 * （三）三态输出门电路（TS） Three-State Output Gate EN为使能端，高电平有效。 EN为高电平时: 若A,B都为高电平： 二极管D截止，对电路无影响，输出为低电平； 若A,B中有低电平： T2,T5截止，二极管D导通,T4基极电位被钳在4.3V，T4导通，输出高电平，但电位为2.9V。 3.6V 4.3V 2.9V 4.3V EN为低电平时: T5截止；T4基极电位被钳在1V,因此，T4截止。从而输出端出现高阻状态。 如EN端只有一个非门，则为低电平有效。 0.3V * 在总线传输方面的应用如图。 接成总线方式时，在n个EN端中，每次最多只能有一个有效。 双向总线 * 多余输入端如何处理： 以与非门为例， 欲实现Y=AB=A 方法有2 方法1：应使B=1，途径： 1.接高电平； 2.接VCC； 3.悬空； 4.接大电阻，大于2K欧姆； 5.与A端并联。 若为或非门，情况则不同。 方法2：B=A * 四、TTL电路的改进系列 （一）74H系列 除了74系列外，TTL电路还有74H、74S、74LS、74AS和74ALS等系列。 又称为高速系列。 各改进系列都围绕提高速度和降低功耗两点进行。减小电阻值可提高速度，但是会明显增加功耗。 可见其各电阻值明显小于74系列。加上采用了复合管T3、T4，因此速度明显提高。但功耗增大更明显。 可参考表2.4.1。 * （二）74S系列 又称为肖特基系列。 与74H系列比，有两点改进： 1.使用肖特基势垒二极管 (Schottkey Barrer Diode)简称SBD; 2.采用有源泄放电路。 SBD特点：导通压降0.4~0.5V；无电荷存储；工艺与TTL兼容。 使用SBD后，三极管不会进入深饱和状态，从而提高速度； * 有源泄放电路 T6和RB,RC构成有源泄放电路。其作用有二：提高速度；改善电压传输特性。 当T2,T5由截止转入导通时，T5早于T6导通，加速T5导通；缩短tPHL。 当T2,T5由导通转入截止时，处于饱和的T6为T5基极提供反向泄放电流，加速T5截止。缩短tPLH。 有源泄放电路还改善了电压传输特性，因为有了T6后，T2不再先于T5导通。 由于T5 浅饱和，使输出低电平偏高，最大可达0.5V。 * （三）74LS系列 特点： 增加电阻值以减小功耗； 使用SBD以提高速度； 采用有源泄放电路以提高速