第3章_VHDL设计初步_习题.pptVIP

下载本文档

18
0
约7千字
约 31页
2019-02-16 发布于江西
举报
版权申诉

第3章_VHDL设计初步_习题.ppt

1、本文档共31页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

习题习题 3-2 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY mux41 IS PORT ( s0, s1 : in std_logic; a,b,c,d: in std_logic; y: out std_logic); END ENTITY mux41; ARCHITECTURE behave1 OF mux41 IS SIGNAL s :std_logic_vector(1 downto 0); BEGIN S= s1 s0; y=a WHEN s=00 ELSE b WHEN s=01 ELSE c WHEN s=10 ELSE d WHEN s=11 ELSE 0; END behave1; 多选择控制的IF语句 IF 条件1 THEN 顺序语句 l ; ELSIF 条件2 THEN 顺序语句2; ….. ELSIF 条件n THEN 顺序语句n; ELSE 顺序语句n+1; END IF; … ARCHITECTURE behave2 OF mux41 IS SIGNAL s :std_logic_vector(1 downto 0); BEGIN s = s1 s0; PROCESS (s,a,b,c,d) BEGIN IF s=00 THEN y=a ; ELSIF s=01 THEN y=b ; ELSIF s=10 THEN y=c ; ELSE y=d; END IF; END PROCESS; END behave2; … ARCHITECTURE behave3 OF mux41 IS SIGNAL s :std_logic_vector(1 downto 0); BEGIN s = s1 s0; PROCESS (s,a,b,c,d) BEGIN CASE s IS WHEN 00= y=a; WHEN 01= y=b; WHEN 10= y=c; WHEN 11= y=d; WHEN OTHERS = y=0; END CASE; END PROCESS; END behave3; 习题 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY muxk IS PORT ( a1,a2,a3:in std_logic; s0,s1: in std_logic; outy: out std_logic); END ENTITY muxk; ARCHITECTURE behave OF muxk IS SIGNAL tmp :std_logic; SIGNAL outx :std_logic; BEGIN Pr1:PROCESS (a2,a3,s0) BEGIN CASE s0 IS WHEN 0= tmp=a2; WHEN 1= tmp=a3; WHEN OTHERS = tmp=0; END CASE; END PROCESS; Pr2:PROCESS (a1,tmp,s1) BEGIN CASE s1 IS WHEN 0= outx=a1; WHEN 1= outx=tmp; WHEN OTHERS = outx=0; END CASE; END PROCESS; outy=outx; END behave; LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY mux21a IS PORT ( a,b:in std_logic; s: in std_logic; y: out std_logic); END ENTITY mux21a; ARCHITECTURE behave OF mux21a IS BEGIN y=a WHEN s=0 ELSE b; END behave; LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY mu