基于多核嵌入式HEVC解码器并行优化及实现-控制工程专业论文.docxVIP

Classined Classined Index：TP 1 83 U．D．C：004 Southwest Jiaotong UniVersity Master Degree Thesis PARALLEL OPTIMIZATION AND REALIZATION OF HEVC DECODER BASED ON MULTI．CORE PROCES S ORS Grade：2013 Candidate：liu peng Academic De黟ee Applied for：Master Speciality：Control engineering Supervisor：Zhang Cuifang 万方数据 西南交通大学 西南交通大学 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家 有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权西南交通大 学可以将本论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等 复印手段保存和汇编本学位论文。 本学位论文属于 1。保密口，在 年解密后适用本授权书； 2。不保密扣使用本授权书。 (请在以上方框内打“、『”) 学位论文作者签名： 三伊易 指导老师签名： 日期： 舻／∥，妄哆 日期：7∞I k厂．J≥ 万方数据 西南交通大学硕士学位论文主要工作(贡献)声明本人在学位论文中所做的主要工作或贡献如下： 西南交通大学硕士学位论文主要工作(贡献)声明 本人在学位论文中所做的主要工作或贡献如下： 本人郑重声明：所呈交的学位论文，是在导师指导下独立进行研究工作所得 的成果。除文中已经注明引用的内容外，本论文不包含任何其他个人或集体已经 发表或撰写过的研究成果。对本文的研究做出贡献的个人和集体，均已在文中作 了明确说明。本人完全了解违反上述声明所引起的一切法律责任将由本人承担。 本文首先系统的分析了HEVC新一代视频解码器体系结构，研究解码器框架 下数据并行的可行性。然后，对HEVC解码器反量化、反变化、预测三个模块组 成的像素重构进行并行数据解耦，根据数据解耦特性设计像素重构的并行，并且 在嵌入式Big．1ittle上实现。分析去方块滤波和样点自适应补偿过程中并行的数据 耦合性，设计并行架构，根据并行粒度的特点，提出样点自适应补偿和去方块滤 波的结合。最后，分析最新AIW多核处理器架构，总结其多核之间协同工作原 理，分析Linux操作系统与ARM最新B唔LITTLE处理器的全局进程调度之间工 作原理，在ARM b培LITTLE多核上实现解码器实现。 解码器并行设计时继承已有的研究成果，同时实现并行解码时充分考虑了 B远LITTLE处理器的特性，使解码器更好在基于Linux嵌入式多核处理器上发挥 更好的性能。 学位论文作者 签名 日期： a加， ：，痧 ，尹万 ，_¨√√ 咚≥ 万方数据 西南交通大学硕士研究生学位论文 西南交通大学硕士研究生学位论文 第V页 摘 要 随着移动互联网和多媒体的不断发展，实时高清视频通信越来越受到关注。 HEVC为ITU．T(国际电信联盟)和ISO(国际标准化组织)2013年联合推出最 新视频编解码标准。由于其压缩率相较于H．264提高50％，网络带宽减少了一半， 所以得到广泛关注，但是，HEVC算法复杂度增加，实时编解码对于硬件资源有 限的移动设备处理器带来很大压力。由于能耗问题的制约，现在大部分移动设备 使用能耗更低ARM架构多核心处理器作为自己CPu，所以，在A1w多核心处理 器通过并行计算HEVc提高解码器性能成为一个热点研究问题。 首先，本文研究分析了最新HEVc编解码标准相比于H．264的改进之处，总 结了解码器的新特性，研究了最新ARM多核架构处理器(B嘻LITTLE)体系结 构及特性，分析此架构的并行计算特点。然后，分析像素重构(帧内预测、帧问 预测、反量化、反变换)过程数据耦合性，研究适合b培LITTLE架构体系处理器 并行粒度，本文选用重叠波前并行算法为像素重构实现方案，以CTB行作为基本 的并行粒度。其次，研究HEVC解码器过程中环路滤波数据耦合性，分别研究去 方块滤波和样点自适应补偿滤波的实现原理。去方块滤波在实现并行化计算时先 完成一帧图像的垂直边界滤波，再完成水平行边界滤波，以CTB行和CTB列为 并行基本粒度，样点自适应以CTB行或者列为并行基本粒度。为了提高cache命 中率和线程在线率，本文的环路滤波并行过程将cTB列的去方块滤波和样点自适 应融合为一个并行任务。 HEVc解码器经过本文的并行优化设计和实现，对高清(1280×720)和标清 (832×480)两种测试序列实现了实时解码，解码帧率相对于串