第十讲存储器概随机读写.ppt

存储器概述与随机读写存储器 第3章 存储系统 教学内容 存储器概述 随机读写存储器 教学要求 了解存储器的概念，分类，分级。 理解存储器的各个技术指标。 掌握SAM存储器的组成。 教学重点 SAM存储器的组成 一 存储器概述 定义：计算机系统中的记忆设备，用来存放程序和数据。 构成：存储元→存储单元→存储器 存储元：一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，它可存储一个二进制代码。 是存储器中最小的存储单位 。 存储单元：若干个存储元组成一个存储单元 2 存储器的分类 2 存储器的分类 现代计算机的层次存储器系统 利用程序的局部性原理: 以最低廉的价格提供尽可能大的存储空间 以最快速的技术实现高速存储访问 层次存储系统概述 分类 １Cache和主存构成的存储系统: 　　　　　速度　硬件调度 ２主存与外存构成的存储系统: 　　　　　容量　软硬件调度 存储编址问题 １选择主存编址,对cache进行相联访问方式管理. ２统一虚拟地址空间,对主存和磁盘统一编址. 存储系统产生的原因 CPU与DRAM性能比较 存储器对性能的影响 假定某台计算机的处理器工作在： 主频 = 1GHz (机器周期为1 ns) CPI = 1.1 50% 算逻指令, 30% 存取指令, 20% 控制指令 再假定其中10% 的存取指令会缺失，需要50个周期的延迟。（当前主存的典型值） CPI = 理想 CPI + 每条指令的平均延迟= 1.1 + (0.30 *0.10 * 50) = 1.1 cycle + 1.5 cycle = 2. 6 CPI! 也就是说，处理器58 %的时间花在等待存储器给出数据上面! 每 1% 的指令缺失将给CPI附加 0.5个周期! 目标:大容量、高速度、低价格的存储器 目前现实: 大容量存储器速度慢, 快速存储器容量小 如何实现我们的目标呢？ 层次存储系统(辨析存储器和存储系统) 采用并行技术 存储系统设计的理论基础 程序运行时的局部性原理表现在： 在一小段时间内，最近被访问过的程序和 数据很可能再次被访问 　在空间上　 这些被访问的程序和数据 往往集中在一小片存储区 在访问顺序上，　指令顺序执行比转移执行 　 的可能性大 (大约 5:1 ) 合理地把程序和数据分配在不同存储介质中 存储系统层次设计应满足的原则 (1). 一致性原则：处在不同层次存储器中的同一个信息应保持相同的值。 (2). 包含性原则： 处在内层的信息一定被包含在其外层的存储器中，反之则不成立, 即内层存储器中的全部信息，是其相邻外层存储器中一部分信息的复制品 。 3 主存储器概述 存储系统扩容的设计方法 存储元 存储片 存储芯片 二 静态随机存储器SRAM 1 MOS管的开关特性 静态特性 ：MOS管作为开关元件，同样是工作在截止或导通两种状态。MOS管是电压控制元件，主要由栅源电压VGS决定其工作状态。　 1、MOS管的开关特性 工作特性如下： 当VGS＜开启电压VTN时：MOS管工作在截止区，输出电压VDS ≈VDD，MOS管处于“断开”状态; 当VDS≥VGS－VTN时：MOS管工作在导通区，输出电压VDS≈ 0V，MOS管处于“接通”状态。 2、SRAM的基本存储单元 6-Transistor SRAM Cell 状态: “1”:T1截止，T2导通。 “0”:T1导通，T2截止； 地址译码线高时， T5、T6、T7、T8控制门管导通 写入操作：X,Y地址译码线为高电平，写入“1”时I/O为高，T2导通，T1截止；写入“0”时I/O为低，T1导通，T2截止。 读出操作：X,Y地址译码线为高电平，读“1”时，VCC经过T3，到T5,T7使得I/O上有电流，读“0”时，VCC经过T4，到T6,T8使得I/O上有电流。 一个bit存储位单元 分析其工作原理. 三维的存储片 3、SRAM存储器的组成 存储体 地址译码器 驱动器 I/O电路 片选与读写控制器 输出电路 双向地址译码器 方式: 单译码：适用于小容量存储器，只有一个地址译码器。　 双译码：适用于大容量存储器，X向和Y向两个译码器。同样的容量用双译码器译码线用的比较少。 片选读写控制电路 读写周期 读写周期实例 下面的读写周期图有什么问题？ 四 SRAM实例 4 主存储器的技术指标 存储容量：在一个存储器中可