U盘的设计(中北测控).docxVIP

u盘的设计 U盘,全称“USB闪存盘”，英文名“USB flash disk”。U盘的结构比较简 单，主要是由USB插头、主控芯片、稳压IC(LDO)、晶振、闪存(FLASH)、PCB 板、帖片电阻、电容、发光二极管(LED)等组成。 ::主控芯片 目前市场上，芯邦CBM2080是最快的、最结实的USB 2. 0闪磁盘控制器之 一。所以我采用其为主控芯片。用prote!99se绘制其电路如下图： VDD3I?llC5丄C一一 一.DMDP567S9C6 lOOnFMY总ovlvckls0 0LU(z一 OUJMLIZ 0LU(LiC OKLUCUNSSSAocs」2P OV1U(E■ ouHWLi9 OKLWZ7?L籃c可龙CM一一2 「一 VJMC 0 VDD3I ?ll C5丄 C 一一 一. DM DP 5 6 7 S 9 C6 lOOnF MY总 ovlvckls 0 0LU(z 一 OUJMLI Z 0LU(Li C OKLUCU NSSSA ocs」2 P OV1U(E ■ ouHWLi 9 OKLWZ 7? L籃 c可龙 CM一一2 「一 VJMC 0 MosJX.LL -s (【?二 C4S2 lOOnF -** LC3 n iuf 34 FALEO 33 FCLEO 32 FRBO nuLWLW FALEO FCLEO FRBO FCLE1 FALE1 FDATAl. FDATAl VDD33 FDATAl. FDATAl 31FCLE1 3OFALE1 29 FDATAl 7 28 FDATAl 6 yDD331 27 26 FDAT 25 FDATA C7 lOOnF T FDATAOJ)到FDATA0_7为通用1/0端口，与内存flash的对应口连接，实 现组0的数据传输通信。 FDATAl_0到FDATA1_7同理控制组1。 VSS为遼辑接地端，接地。 VDD33为3. 3V电源端，通过lOOuF电容滤波来抗干扰。 DM为USB数据负引脚，与USB负引脚相连，实现数据通信。 DP为USB数据正引脚，与USB正引脚相连，实现数据通信。 REXT为连接外部电阻作为电流参照引脚。 VD33P为模拟3. 3V电源端，通过接lOOnF电容以滤波。 VS33P为模拟3. 3V接地端，接地。 VSSA为为模拟1. 8V接地端，接地。 XI为晶振输入端，接12MIIz的石英晶振。 X0为晶振输出端，接12MHz的石英晶振。 VDDA为模拟1.8V电源端。 WP为写保护开关量输入，决定闪存盘是正常工作模式还是写保护模式。 RESTE#为复位端,电源上电后提供复位信号。 FWRN1为组1写使能端，与闪存同名引脚相连，实现该片闪冇写入控制。 FRDN1为组1读使能端，与闪存同名引脚相连，实现该片闪存读取控制。 FWRNO与FRDNO同理控制组0。 LED为指示灯端，通过上拉电阻接发光二极管。工作是闪烁，不工作时暗。 FRB1为组1等待/忙碌端口，与该片内存的的R/B端相连，高电平是表示 该片内存以准备好，低电平表示忙碌。 FRB0同理。 TEST_M0DE为测试模式使能端。 BT_SEL为启动选择引脚，与flash格式化有关。 FALE1为组1地址锁存器使能端，与闪存的ALE相连，实现输出地址锁存。 FALE0同理为组0地址锁存使能端。 FCLE1为组1命令锁存器使能端，与闪存的CLE相连，实现输出命令锁存。 其写入数据时序如下： FWRN*FCLE*FALE*―—(FWRN?)1 n \ FWRN* FCLE* FALE* ―— (FWRN?) 1 n \ A—Thh (FWRN?) —A Ts(FCLE?)f 卜~彳 卜Th (严?)[ [ 片 FCEN* FDATA* Ts(FALEe) FAIE) 读取数据时序如下: FWRNeTpw(F7VRN?)FCLE-Ts(FCLE?T FWRNe Tpw(F7VRN?) FCLE- Ts(FCLE?T 卜 彳 *ThfCLE?” FALE? :Ts (FALf)彳 卜 T FALE， FCEN- Ts (FDATA”)— FDATA祀 f FDATA 祀 f〈Address〉一祀 ？ Data y ::flash 芯片 FRD50IWDHl-IlFALEPFWR50LELES NCNC NC NC I 07 106 1 05 1/04 NC NCNC MO KZK9NCG08U5M \ cc 協二VSS NC NC NC 103 102 1/01 100 NC NC NC NC43FDATAO FDATAO FDATAOFRBO FRDNOMCRESZCNCNCNCNC KBREVDD3J］ FRD50 IWDHl -Il FALEP FWR50 LELE