第7课 VHDL语法概览.pptVIP

* 9 有限状态机（Finite State Machine） 有限状态机的VHDL描述方法 序列检测的几个例子：1. 检测序列“111”的状态机（Style #1 Moore） 最好加上when others，养成良好习惯 * 9 有限状态机（Finite State Machine） 有限状态机的VHDL描述方法 序列检测的几个例子：1. 检测序列“111”的状态机（Style #1 Moore） 仿真结果： * 9 有限状态机（Finite State Machine） 有限状态机的VHDL描述方法 序列检测的几个例子：2. 检测序列的状态机（Style #1 Moore） （p246 例7-4） 接下页 * 9 有限状态机（Finite State Machine） 有限状态机的VHDL描述方法 序列检测的几个例子：2. 检测序列的状态机（Style #1 Moore） 接上页 s2 s2 s2 s1 并行赋值语句，相当于一个组合进程，产生状态机输出 * 9 有限状态机（Finite State Machine） 有限状态机的VHDL描述方法 序列检测的几个例子：2. 检测序列的状态机（Style #1 Moore） 仿真结果： * * * * * * 8 进程的综合 与三态相关的设计 双向端口的设计方法 —— 用inout模式设计双向端口时也必须考虑三态的使用，这是因为双向端口在完成输入功能时，必须使原来呈输出模式的端口呈现高阻态，否则，待输入的外部数据势必会与端口处原有电平发生“线与”，导致无法将外部数据正确的读入从而实现“双向”功能 利用q的输入功能时，没有将输出模式下的q端口设置成高阻态输出即执行语句q=“ZZZZZZZZ”（不完整的条件语句），导致综合后的结果插入了锁存器，q也不是双向端口 （错误的方法） 一个完整的条件语句，一个不完整的条件语句，生成一个三态门，一个锁存器 * 8 进程的综合 与三态相关的设计 双向端口的设计方法 * 8 进程的综合 与三态相关的设计 双向端口的设计方法 （正确的方法） 两个完整的条件语句，综合后生成两个三态门，不会引入锁存器；q履行输入功能时将输出模式下的q端口设为高阻态输出，使q成为真正的双向端口 * 8 进程的综合 与三态相关的设计 双向端口的设计方法 q履行输入功能时，输出模式下的q端口输出是高阻态，其电平值由其后所接的电路决定 * 8 进程的综合 与三态相关的设计 三态总线驱动器电路设计 —— 为构成芯片内部总线系统，必须设计三态总线驱动器电路，设计时要注意信号多驱动源的处理问题 （错误的方法） 输出信号output在任何条件下都有4个驱动源，则由顺序语句中的信号赋值规则，前3个将被忽略；这与设计意图即生成4个8位的三态输入数据通道不符，综合后的结果是错误的（见下页） * 8 进程的综合 与三态相关的设计 三态总线驱动器电路设计 由综合后的结果可以看到除了input0外，其余3个8位输入端都悬空，没有用上；这是因为input0恰好是output的最后一个驱动源，其余3个都被忽略了 * 8 进程的综合 与三态相关的设计 三态总线驱动器电路设计 （正确的方法） 1. 结构体中4条并行语句等同于4个独立运行的进程，将生成4个8位的三态输入数据通道； 2. 信号q在不同的并行语句中被多次赋值，按理说是不允许的，会发生“线与”，但是在这里是正确的，因为else后使用了高阻态赋值others=’Z’,高阻态“线与”是允许的； 3. 如果把例5-15中的4个if语句放在4个并列的process中，综合结果就正确了； * 8 进程的综合 与三态相关的设计 三态总线驱动器电路设计 高阻态“线与”是允许的！ * 9 有限状态机（Finite State Machine） 什么是有限状态机 Execution Unit (Data path) Control Unit (Control) Data Inputs Data Outputs Control Inputs Control Outputs Control Signals 典型数字系统的结构 * ——采用必要资源和连接线实现特定功能 ——常见资源包括：Adders（加法器）, Multipliers（乘法器），Multiplexers（复用器/选择器），Demultiplexers（解复用器）， Registers（寄存器）, Memories（存储器）等等. 9 有限状态机（Finite State Machine） 什么是有限状态机 执行单元（Execution Unit） * 什么