TEC-8数字逻辑实验6-1.pptxVIP

实验六 在系统编程实验实验目的: 学习使用VHDL语言设计简单组合逻辑电路。 学习使用Quartus II软件。 学习在系统可编程器件的下载。TEC-8VHDL设计步骤按给定项目，写出VHDL文件（实体、结构体），调用所需库；根据所选器件锁定管脚；VHDL文件进行综合和编译；进行功能和实时仿真；TEC-8VHDL设计步骤选择器件，适配（Fit Design），生成JEDEC文件；运行下载程序，将JEDEC文件下载到器件中；按设计接好电路，观察结果，修改完成设计。TEC-8实验六 在系统编程实验EPM7128引脚图：JTAG下载插座信号: 1: TCK 2:GND 3:TDO 4:VCC 5:TMS 6:NC 7:NC 8:NC 9: TDI 10:GNDTEC-8实验六 在系统编程实验TEC-8实验六 在系统编程实验TEC-8实验所用的器件和设备 EPM7128SLC84-15； TEC-8数字逻辑实验系统 ； UT60A数字万用表、逻辑笔； TDS 1001数字存储示波器 。实验六 在系统编程实验TEC-8实验内容:1.用VHDL语言设计一个3:8线译码器，下表是3:8线译码器的真值表：2.在Quartus II环境下，输入两种设计方案，并进行行编辑、连接、器件适配和下载。3.在TEC-8实验台上用万用表或逻辑笔检查设计的正确性。 实验六 在系统编程实验TEC-8EPM7128管脚锁定：信号名 引脚号 信号方向 信号意义 S1 81 in 译码输入in0 S2 80 in 译码输入in1 S3 79 in 译码输入in2 S4 77 in 译码使能实验六 在系统编程实验TEC-8EPM7128管脚锁定：信号名 引脚号 信号方向 信号意义 L0 44 out L0的驱动信号 L1 45 out L1的驱动信号 L2 46 out L2的驱动信号 L3 48 out L3的驱动信号 L4 49 out L4的驱动信号 L5 50 out L5的驱动信号 L6 5 1 out L6的驱动信号 L7 52 out L8的驱动信号实验六 在系统编程实验将扁平电缆的34 芯端插到插座J6 中(EPM7128左侧) ，将12 芯端插到插座J4中（LED右下），将16 芯端插到插座J8 中（K15-K0上）。注意：扁平电缆进行插接或者拔出必须在关电源后进行。另外，做实验时，应将短路子DZ10 短接，以使发光二极管受到控制；实验完成后，应将短路子DZ1 0断开。TEC-8 3:8线译码器真值表 输 入 输 出En IN2 IN1 IN0 Q7 Q6 Q5 Q4 Q3 Q 2 Q1 Q00 xx x 1 1 1 1 1 1 1 10 0 0 1 1 1 1 1 1 1 01 0 0 1 1 1 1 1 1 1 0 11 0 1 0 1 1 1 1 1 0 1 11 0 1 1 1 1 1 1 0 1 1 11 1 0 0 1 1 1 0 1 1 1 11 1 0 1 1 1 0 1 1 1 1 11 1 1 0 1 0 1 1 1 1 1 11 1 1 1