数字电路 复习大纲(四川大学).pptVIP

P192 习题4.1.1 4.2.3 习题4.4.1 4.4.6 4.4.19 4.4.20 4.4.21 4.4.25 4.4.31 三、时序逻辑电路 1、锁存器和触发器 触发方式、逻辑功能 触发方式： 电平触发：对脉冲电平敏感(锁存器) 脉冲触发：对脉冲边沿敏感(触发器) 逻辑功能： SR：Qn+1=S+RQn，其约束条件为：SR＝0 JK： Qn+1=JQn+KQn D： Qn+1=D T： Qn+1=TQn+TQn T＇： Qn+1=Qn 锁存器和触发器的逻辑功能可以用特性方程、特性表（真值表）、激励表（驱动表）、状态图和时序图等方式来描述。其逻辑功能可以相互转换。 置0、置1和保持 置0、置1、保持、翻转 置0、置1 P238 习题5.2.4 5.4.1 5.4.5 5.4.6 5.4.8 5.4.9 ① 时序电路逻辑功能的表示方法 时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。 1）逻辑方程组： 特性方程：描述触发器逻辑功能的逻辑表达式。 激励方程：（驱动方程）触发器输入信号的逻辑表达式。 时钟方程：控制时钟CP的逻辑表达式。 状态方程：（次态方程）次态输出的逻辑表达式。 激励方程代入特性方程得状态方程。 输出方程：输出变量的逻辑表达式。 2、时序电路的分析和设计方法 2）状态（真值）表： 表明输出Y、次态Qn+1与输入X、现态Qn逻辑关系的表格。 3）状态图： 4）时序（波形）图 表明状态转换规律及相应输入、输出取值关系的图形。 ② 时序电路逻辑功能的分类 同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。 异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。在分析时必须注意，触发器只有在其CP端的信号有效时，状态才可能改变，否则状态保持不变，因此必须确定各CP端是否有触发信号作用。 ③ 时序电路逻辑电路的分析方法 电路图 特性方程、时钟方程、驱动方程、输出方程。 状态方程 状态图 判断电路逻辑功能 1 2 3 5 4 状态表或 时序图 ④时序电路逻辑电路的设计方法 设计要求 原始状态图 最简状态图 画电路图 检查电路能否自启动 1 2 4 6 列状态真值表、选触发器，求时钟、输出、状态、驱动方程 5 状态分配 3 化简 存在无效状态时 寄存器 在数字电路中，用来存放二进制数据或代码的电路称为寄存器。 寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。 按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。 3、常用时序逻辑功能器件 计数器 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。 二进制计数器、非二进制计数器 加法计数器、减法计数器、可逆计数器 同步计数器、异步计数器 按CP脉冲输入方式： 按计数规律： 按计数的进制： 集成计数器 1.集成计数器：74161、74390 2.集成计数器构成N进制计数器 CP脉冲引入方式：同步、异步 计数模式： 清零方式：异步、同步 预置数方式：异步、同步 P319 习题6.1.3 6.1.4 6.1.5 6.2.4 6.3.2 6.3.5 6.4.2 习题6.5.1 6.5.10-18 四、存储器和可编程逻辑器件 用来存放数据、资料、程序等二进制信息的器件。 存取速度：反映存储器的工作速度。 存储容量：字数×位数（字位） 1024=1K 1024K=1M 1024M=1G 存储器 半导体存储器的功能及分类。ROM、 PROM、 EPROM的电路结构及工作原理，理解与阵列(译码器)和或阵列(存储阵列)的原理及用存储器实现组合函数的方法。 由大量存储单元 构成的矩阵 用以决定访问 哪个字单元 用以决定芯 片是否工作 用以决定对 被选中的单元 是读还是写 读出及写入 数据的通道 可编程逻辑器件PLD 由与阵列和或阵列构成，用户定义