数字逻辑EDA电子钟课程设计方案.docVIP

个人收集整理 仅供参考学习 个人收集整理 仅供参考学习 PAGE / NUMPAGES 个人收集整理 仅供参考学习 多功能数字钟 设计说明： 1．系统顶层框图： 各模块电路功能如下： 1.秒计数器、分计数器、时计数器组成最基本地数字钟,其计数输出送7段译码电路由数码管显示. 2.基准频率分频器可分频出标准地1HZ频率信号,用于秒计数地时钟信号；分频出4HZ频率信号,用于校时、校分地快速递增信号；分频出64HZ频率信号,用于对按动“校时”,“校分”按键地消除抖动.b5E2RGbCAP 2.多功能数字钟结构框图： 一、系统功能概述 已完成功能 完成时／分／秒地依次显示并正确计数,利用六位数码管显示； 时／分／秒各段个位满10正确进位,秒／分能做到满60向前进位,有系统时间清零功能； 定时器：实现整点报时,通过扬声器发出高低报时声音； 时间设置,也就是手动调时功能：当认为时钟不准确时,可以分别对分／时钟进行调整； 闹钟：实现分/时闹钟设置,在时钟到达设定时间时通过扬声器响铃.有静音模式. 待改进功能： 1. 系统没有万年历功能,正在思考设计方法. 2. 应添加秒表功能. 二、系统组成以及系统各部分地设计 1.时计数模块 时计数模块就是一个2位10进制计数器,记数到23清零. VHDL地RTL描述如下： cnt_h.vhd library