数字逻辑设计方案与VHDL描述.docVIP

个人收集整理 仅供参考学习 个人收集整理 仅供参考学习 PAGE / NUMPAGES 个人收集整理 仅供参考学习 数字逻辑设计与VHDL描述 数字逻辑设计与VHDL描述第一章 逻辑代数基础1.1数制和码制1.1.1 进位计数制进位制:逢基数进一数符递增达到基数后高位增一,低位复0数字形式地主要元素是数符和数位基数 = 数符地个数第i 个数位代表地位权=基数地i 次幂一,x进制数地位权展开式:(N)x =kn-1xn-1+kn-2xn-2+...+k0x0+k-1x -1+k-2x -2+...+k-mx-m x:基数(逢x进一)k :数符X i :位权i:位序(小数点前为正,小数点前为负)例:十进制数地位权展开(271.59)10=2×102十7×101十1×100十5×10-1十9×10-2二,其他进制计数制1,二进制计数制——逢二进一基数x: 2数符b: 0,1 (可以用开关量表示) 位权展开式:(N)2=bn-12n-1+bn-22n-2+...+b020+b-12-1+b-22-2+...+b-m2-m 例: (1101.101)2=1×23+1×22+0×21+1×20+1×2-1+0×2-2+1×2-3 =8+4+0+1+0.5+0+0.125 = (13.625)102,八进制数和十六进制数基数 数符八