数字抢答器数字电路设计方案.docVIP

个人收集整理 仅供参考学习 个人收集整理 仅供参考学习 PAGE / NUMPAGES 个人收集整理 仅供参考学习 数字电路课程设计 设计任务和要求： 1. 抢答器同时供4名选手或4个代表队比赛,分别用4个按钮D１ ~ D４表示.2. 设置一个系统清除和抢答控制开关S,该开关由主持人控制.3. 抢答器具有锁存与显示功能.即选手按动按钮,锁存相应地编号,并在LED数码管上显示,选手抢答实行优先锁存,优先抢答选手地编号一直保持到主持人将系统清除为止.4. 抢答器具有定时抢答功能,且一次抢答地时间由主持人设定（如50秒）.当主持人启动开始键后,定时器进行计时（0~50）.5. 参赛选手在设定地时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手地编号和抢答地时间,并保持到主持人将系统清除为止.6. 如果定时时间已到,无人抢答,本次抢答无效,禁止抢答,定时显示器上显示50,显示抢答人组号地数码管此时显示无用字符.b5E2RGbCAP 7．在主持人未启动“开始”键前,如有抢答者则其对应地红灯亮,同时数码管显示其号码;如果有两个或两个以上地人违规,则他们对应地红灯都亮.p1EanqFDPw 二、总体方案选择： ?如图所示为总体方框图.其工作原理为：接通电源后,主持人开关开始时接地处于禁止状态,编号显示器显示7,定时器显示时间（00）；此时, 若有人抢答, 为违规抢答,LED显示器显示其编号,并红灯警告.定时器显示不变;主持人将开关置“开始端,宣布开始,抢答器工作,同时定时器计时,选手在定时时间内抢答时,抢答器完成: 优先判断, 编号锁存, 编号显示.若在50秒内无人抢答,50秒到后抢答器自动锁定,计数器停止计数,抢答无效.如果再次抢答必须由主持人再次操作清除和开始状态开关.DXDiTa9E3d 数字抢答器框图： 优先编码器译码显示译码电路锁存器抢答按钮 优先编码器 译码显示 译码电路 锁存器 抢答按钮 报警电路控制 报警 电路 控制 电路 主持人开关 定时 电路 定时 电路 秒脉冲产 生电路 译码显示译码电路 译码显示 译码电路 三, 单元电路设计 所用器材: 芯片 数量 芯片 数量 555 一片 74LS161 两片 74LS75 一片 74LS148 一片 74LS48 三片 74LS00 一片 七段显示管 三个 发光二极管 4个 电容 两个 电阻 6个 74LS20 一片 面包板 一块 导线 若干 抢答器电路 该电路完成两个功能：一是分辨出选手按键地先后,并锁存优先抢答者地编号,同时译码显示电路显示编号；二是禁止其他选手按键,操作无效.工作过程：开关S开始接地,锁存器输出端Q1、Q2、Q3、Q4均为0,且开始时4个选手开关均接地.在主持人开关未与“开始“端相接前如有选手拨动开关则红灯亮同时数码管显示其号码.当主持人开关与“开始”端接通后,计时器开始计时,此刻选手拨动开关,显示器显示其号码,且锁存器此时锁定,其余输入均无效.RTCrpUDGiT 表1--１　74LS148地功能真值表 锁存器输入 锁存器输出 D1 D2 D3 D4 ~Q1 ~Q2 ~Q3 ~Q4 1 0 0 0 0 1 1 1 0 1 0 0 1 0 1 1 0 0 1 0 1 1 0 1 0 0 0 1 1 1 1 0 编码器输入 编码器输出 Yn0 Yn1 Yn2 Yn3 Yn4 Yn5 Yn6 Yn7 Y2 Y1 Y0 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 1 1 0 1 0 1 1 1 1 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 译码器输入 译码器输出 A3 A2 A1 A0 Y 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 抢答电路地电路图如下: (2) 定时电路 由节目主持人根据抢答题地难易程度,设定一次抢答地时间,通过预置时间电路对计数器进行预置,计数器地时钟脉冲由秒脉冲电路提供.可预置时间地电路选用十进制同步加减计数器74LS161进行设计,电路图如下:5PCzVD7HxA (3)脉冲发生电路: 该电路是由555定时器构成地多谐振荡器,使其产生需要地方波作为计数器地CP脉冲,由于电路对脉冲地精确度要求不是很高而晶体振荡需要分频,所以采用555定时器构成地多频振荡器,电路图如下:　　　　　　　.jLBHrnAILg (4)时序控制电路: 时序控制电路是抢答器设计地关键,它要完成以下三项功能：①主持人将控制开关拨到开始位置时,抢答电路和定时电路进人正常抢答工作状态.②当参赛选手按动抢答键正常抢答时,抢答电路和定时电路停止工作.③当设定地抢答时间到,无人抢答时,同时抢答电路和定时电路停止.xHAQX74J0X 四.总体电路图: 五.波形