它是选择混合模块,功能是输出种波形中的一种或其任意.docVIP

模块CH41A见图，它是选择混合模块，功能是输出3种波形中的一种或其任意组合的波形（同周期），为了使输出波形的幅度稳定，在波形进行叠加之后需要进行线性除法运算。 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity CH41A is port(sel:in std_logic_vector(2 downto 0); D0,D1,D2,D3:in std_logic_vector(7 downto 0); d:out std_logic_vector(7 downto 0)); end CH41A; architecture CH41A_ARC of CH41A is signal c,e,q: std_logic_vector(9 downto 0); signal a,b:std_logic_vector(9 downto 0); begin process(sel) begin case sel is when001=d=D0; when010=d=D1; when011=d=D2; when1