基于FPGA的DDC设计及仿真.pdfVIP

第 20卷 第 l0期 电子设计工程 2012年5月 Vol_20 No．10 ElectronicDesignEngineering May．2012 — — 基于FPGA的DDC设计及仿真 王 力，薛红喜 (电子科技大学 电子：Y-程学院，四川 成都 610054) 摘要 ：在软件无线电数字接收机 中，从 AD前端采集过来的数字信号频率高达 72MHz．如此高的频率使得后端 DSP 不能直接完成相关的数字信号处理任务。因此合理的设计基于FPGA 的DDC，以降低数字信号频率 ．方便后端DSP 实时完成相关的数字信号处理任务就显得尤为重要。在很多数字信号处理系统中，数字信号频率是非常高的．而后端 数字信号处理器件几乎不能满足系统的实时性要求 ，此 时通过合理的设计 DDC就可以解决上述 问题 关键词 ：FPGA；DDC；数字信号处理 ：软件无线 电 中图分类号：TN492 文献标识码 ：A 文章编号：1674—6236(2012)10—0158—04 DesignandsimulationofdigitaldownconversionbasedonFPGA WANG Li，XUE Hong—xi (SchoolofElectronicEngineering，Une=i@ofElectronciScienceandTechnologyofChina，Chengdu610054，hCina) Abstract：Inthesoftwareradioreceiver，htefrequencyofd~itMsignalwhichcomesfromADfront-endisupto72MHz，Such ahighfrequencymakestheDSPcannotdirectlycompletedigitalsignalprocessingtasks．SohowtorationaldesignDDCwhich based FPGA isveryimportant，itcanreducehtedigitalsignalfrequency，andmakehtedigitalsignal processingtasks convenient．Inmanydigitalsignalsprocessingsystem，thefrequencyoftheDigitalsignalisveryhigh．Theback~nddigital signalprocessorscanhardlymeetthereal-timerequirements；theproblemsabovecanberesolvedthroughrationaldesignof DDC． Keywords：FPGA ；DDC；digital singalprocess；softwareradio 近年来．软件无线电已经成为通信领域一个新的发展方 宽为 2．05MHz的、下抽率为 l4的、主旁瓣衰减 80dB以上 向，数字下变频技术 (DigitalDownConverter—DDC)是软件无 的、通带平坦度小于0．2dB的下抽滤波器为例说 明下抽滤波 线电的核心技术之一，也是计算量最大的部分 1『】。基于FPGA 器的设计。 的DDC设计一般采用 CIC、HB、FIR级联的形式组成 。同时， 实际中常用 的DDC的实现框 图如图 1所示 。 由于 CIC滤波器的通带性能实在太差 ．所 以中间还要加上一