- 1、本文档共2页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
技术交流
ELECTRONICS WORLD ・
基于FPGA的高速连续采集在伽马能谱探测中的应用
连云港杰瑞自动化有限公司 巫国心
【摘要】
介绍一种以高速ADC和FPGA为核心,基于连续采集和FPGA软件检测脉冲峰值的方法用于探测伽马射线。文章给出了硬件
电路、FPGA算法分析及数据传输方式,并且已经应用到石油测井仪器中。
【关键词】
FPGA;ADC;伽马射线
1.2 硬件电路设计
0 引言 高速ADC芯片具有单端和差分模拟输入方式,设计中采用
单端输入方式,CLK 是AD转换时钟输入端,决定AD 的转换速
根据原子核结构理论,原子核的能量状态是不连续的,存 率,本方案由FPGA输出30MHz 时钟作为AD转换时钟,因此设
在着分立能级,处在能量较高的激发态能级E2上的核,当它跃 计中的AD转换速率为30MS/s ;OTP为超量程指示,超量程时输
迁到低能级E 1上时,就发射γ射线,放出的γ射线的光量子能 出高电平,否则输出低电平,接入FPGA 的IO 口;BIT 1-BIT 12为
量hv E2-E 1。由此看出原子核放出的γ射线的能量反映了核激 AD转换输出,BIT 1为最高位MSB ,BIT 12为最低位LSB ,BIT 1-
发态间的能级差。 BIT 12全部接入FPGA 的IO 口。硬件电路设计示意如图1所示。
探测不同能量的γ射线时,首先通过闪烁晶体将其转换成
光脉冲,再由光电倍增管转换成电脉冲,经前置放大器放大后由
测量系统中的电路进行增益放大、检测脉冲幅度,然后对不同
幅度的脉冲分别计数,得到γ射线能谱。但由于前放输出的脉冲
宽度很小 (多为us级),因此准确测量脉冲的幅度就成为精确
测量的关键,目前典型的做法是采用微分电路和鉴幅比较等方
法找到脉冲的峰值,在检测到峰值同时启动AD转换,测量得
到脉冲幅度,因此硬件电路较为复杂,调试时也比较繁琐,在
后续的使用中也常会出现不能准确捕获峰值的问题。文章采用 图1 硬件电路设计示意图
FPGA配合高速ADC芯片的方式,对前置放大器输出的脉冲信
号进行连续采样,通过FPGA 的数据分析和处理,捕获脉冲峰值 2 软件系统设计
信息,存储到FPGA 的内部RAM 中,周期性的通过SPI 串行通讯
传输给上位机,而FPGA 的高速数据吞吐量和数据处理能力,为 FPGA软件部分设计主要包括脉冲峰值检测、数据存储和
此方案提供了技术保证。 数据传输三个部分,由Libero IDE集成开发环境完成。Libero
IDE是Actel公司针对其所有FPGA设计的一套完整的软件开发套
1 硬件系统设计 件,能快速有效地管理整个设计流程,从设计、综合、仿真,
到基础规划、布局布线、时序约束和分析、功率分析以及程序
硬件电路部分主要包括前端脉冲信号处理、ADC和FPGA 文件生成。
三个部分。 高速ADC芯片转换速率为30MS/s,即每隔33ns刷新ADC端
1.1 FPGA芯片和ADC芯片介绍 口数据,FPGA按一定时序读出ADC 的输出数据后,经过多级缓
高速ADC芯片是12位模数转换器,最大转换速率可达40MS/s, 具 存、加窗滤波、微分过零、消除信号饱和堆叠等影响,检测到
有单端和
文档评论(0)