基于Booth／CSD混合编码的模2～n＋1乘法器的设计.pdfVIP

第37卷 第2期 电 子 器 件 Vo1．37 No．2 2014年 4月 ChineseJoumalofElectronDevices Apr．2014 TheDesignofModulo2 +1MultiplierBasedonBooth／CSD HybridEncoding WANGMing，XUZuqiang，QIUChenhui (DepartmentofElectronicandInformation，JiangsuUniversityofScienceandTechnology，ZhenjiangJiangsu212003，China) Abstract：InthedesignofRNSsystem thedesignsof，themodulomultiplierandadderareinacoreposition，espically theperformanceofthemodulomulitipliers，whichisthemainmarkofasuccessfullyRNSsystem．Inthispaper，we deducethearithmeticusedin thedesign oftheBooth-basedmodulomultiplierfirst，andtheninordertosolvethe problem ofcomplexdecodingcircuitindesign，weputforwardanew method，inwhichwebringtheefficientCSD encondingtechnology andradix—booth encoding techniquestogether，the partialproductofBooth／CSD encoding modulemultiplierhasadecreaseoffiftypercentcomparedwith traditionalBoothbasedmodulemultiplier；thetest resultsdemonstratethat，incomparisionwiththetraditionalBoothbasedmodulemultiplierthespeedwhichwetake Booth／CSD encodingmethodhasanincreaseoffivepercentandtheareahasadecreaseoftwentyfourpointseven． Keywords：electroniccircuitdesign；module2 +1multiplier；Booth／CSD encoding；RNSsystem EEACC：6120B doi：10．3969／j．issn．1005-9490．2014．02．044 基于 Booth＼CSD混合编码的模 2n+1乘法器的设计 王 敏，徐祖强，邱陈辉 (江苏科技大学电子信息系，江苏 镇江212003) 摘 要 ：在余数系统的设计中，模加法器和模乘法器的设计处于核心地位，尤其是模乘法器的性能，是衡量余数系统系能的 主要标志之一。文中先推导出Booth编码下的模2+1乘法器设计的算法，然后针对 Booth编码模乘法器设计中译码电路复杂 的问题，提出了一种基于Booth／CSD混合编码的模乘法器设计方法，基于 Booth／CSD编码的模乘法器部分积的位宽相对传统 的Booth编码乘法器而言，减少了50％；经试验证明，与传统的基一Booth编码的模乘法器相比这种混合编码的模乘法器的速度 提高了5％，面积减少 24．7％。 关键词 ：电子电路设计；模2+1乘法器；Booth／CSD编码；余数系统 中图分类号 ：TN710 文献标识码 ：A 文章编号 ：1005—9490(2014)02—0373—05 近年来，随着大规模集成电路的发展，余数系统 看，两者的结合可以有效的提高乘法运算速度。为 以其 内在的并行特性越来越受到业 内人士的重视 ； 表示方便，以下论文 中凡出现右下角标，均表示对该 在图像处理、CDMA通信系统以及DSP处理器设