基于DSP+Builder的数字滤波器设计与实现.pdfVIP

  • 5
  • 0
  • 约1.03万字
  • 约 5页
  • 2019-03-14 发布于广西
  • 举报

基于DSP+Builder的数字滤波器设计与实现.pdf

2o12年 8旯 电 子 测 试 Aug.2012 繁 8期 ELECTR0NIC TEST No.8 基于DSPBuilder的数字滤波器设计与实现 杜友杰,王紫婷 (兰州交通大学 电子与信息工程学院,甘肃兰州1 730070) 摘要:现场可编程门阵列(FPGA)器件广泛用于数字信号处理领域,而使用VHDL或VerilogHDL语言进行 设计比较复杂。提出一种采用FDATOOIZ具~IDSPBuilder实现FIR滤波器的设计方案,按照MATLAB/ Simulink/DSPBuilder/QuartusII设计流程,使用FDATOO口:具可以实时调整滤波器的参数,采用DSP Builder设计了一个16阶FIR低通滤波器模型,并完成了仿真与验证,将模型转换生成VHDL代码,实现了 基于FPGA的数字滤波器的设计。结果表明,该方法简单易行,易修改与移植,可满足设计要求,它验证了 采用DSPBuilder实现数字滤波器设计的独特优势。 关键词:DSPBuilder;Simufink;FIR滤波器 中图分类号:TN713 文献标识码:A DSP builder___‘baseddigitalfilterdesign and ● ● ● m aplem entation DuYomie,WangZiting (LanzhouJiaotongUniversity,Co~egeofElectronicandInformationEngineering,Lanzhou730070) Abstract:Fieldprogrammablegatearray(FPGA)devicesarewidelyusedindigitalsignalprocessingapplications theuseofVHDL orVerilogHDLlanguagestodesignmorecomplex.ProposedaFDATOOL toolandDSP BuilderFIR filterdesignprogram ofMATLAB/Simulink/DSPBuilder/theQuartusIIdesignflow usethe FDATOOLtoolstoadjustthefilterparametersinrealtimeusingDSPBuilderdesigna16——orderFIRlow——pass filtermodel,andcompletethesimulationandverification modeltransformationtogeneratetheVHDLcode,and , FPGA—baseddigitalfilterdesing.Theresultsshow thatthemethodissimple,easytomodifyandtransplantation canmeetthedesing requirements,itverifiesthattheuniqueadvantagesofthedigitalfilterdesignusingDSP Builder. Keywords:DSPBuilder;Simulink;FIR fliter 万方数据 0 引言

文档评论(0)

1亿VIP精品文档

相关文档