基于FPGA的异步FIFO硬件实现.PDF

维普资讯 电 子 与 封 装 总第44期 第6卷。第 12期 2006年 l2月 Vo1．6．No．12 EUeCTR0NICS PACKAGING ④④⑧④ 基于FPGA的异步FIFO硬件实现 王宏臣，林咏海 (淮安信息职业技术学院，江苏 淮安 223003) 摘 要：使用FPGA内部资~BlockRam实现异-,~FIFO，因为未使用~ FIFO，使得板卡设计结构简单 并减少了硬件板卡的干扰，给硬件调试工作带来了方便，也充分体现了FPGA的优势，这种方法对设计 异步FIFO的使用具有很好的借鉴意义。实验通过VERILOG编程实现异步FIF0，对程序进行了功能仿真、 时序仿真，并下栽到FPGA芯片中进行了硬件仿真，实验结果达到了预期的参数要求，完成了FIF0软硬 件设计。 关键词：FPGA；异步FIFO；VERII．DG；Ts流数据 中图分类号：TP302．1 文献标识码：A 文章编号：1681_1070(2006)12-0034_03 AsynchronousFIFOHardwareDesignBasedonFPGA WANGHong-chen，LINYong-hal (HuaianCol~geofInformationTechnology，Huaian223003，China) Abstract：Usageoftheinterna1resourcesofFPGArealizesasynchronism FIFO，becauseofnotusingthe exteriorFIFO，itsimplifiedthedesignconstruction，decreasehteinterferenceandbroughttheconvenienceto adjustingofplankcard，nadalsowellincarnateadvnatageofFPGA．Thiskindofmehtodhasgreatmenaingto theusageofasynchronismFIFO．Theexperimentrealizesasynchronism FIFOwihtVERILOGprogram，hte resultcometona anticipnatrequestofpraameter，complaingthedesignofsoftwraeandhradwraeinFIFO． Keywords：FleA；asynchronismFIFO；VERILOG；TSdata 48kbitRAM，根据设计要求和需要设定HFO的参数： 根据总线宽度的要求，设定数据线32位宽度；根据突 1 前言 发长度为256并实现半空控制的要求，设定FIFO深度 在电子设计中，由于现场可编程门阵yJ~(FPGA)的 为512。因此只占用了13％的BLOCKRAM资源。下 高逻辑密度和高可靠性以及用户可编程性，受到了广大 面论述一下FIFO模块FPGA的硬件实现。 硬件工程师的青睐。用FPGA来实现某些专用电路，可 使整个设计更加紧凑、更小巧、灵活、稳定、可靠。本 2 异步FIFO硬件设计 文提出了一种用Xilinx公司的FPGA芯片实现异步HFO 的设计方案，重点强调了