CMOS基础基本工艺流程.pptVIP

MOS器件基础及CMOS集成技术 摩尔定律 半导体先驱和英特尔公司创始人戈登.摩尔在1964年预言，芯片上的晶体管数大约每隔一年（后来1975年修正为18个月）翻一翻。进30年来产业规模和技术水平的增长规律验证了摩尔定律的正确性。 器件及IC的特征尺寸每3年缩小4倍，集成度提高4倍，性能/价格比同步提高。 “摩尔定律”的三种版本： 　　1、集成电路芯片上所集成的电路的数目，每隔18个月就翻一番。　2、微处理器的性能每隔18个月提高一倍，而价格下降一倍。　3、用一个美元所能买到的电脑性能，每隔18个月翻两番。 MOS器件结构及特性 1. MOSFET结构及工作原理其分类金属-氧化物-半导体（MOS）晶体管是一个四端器件： G(栅)——薄膜氧化层＋ 栅电极层（金属或重掺杂多晶硅） S/ D(源漏) ——栅极两侧两个重掺杂区形成背对背的pn结 B(衬底)——通常是硅 源漏两个电极之间的区域称为沟道区，源漏及沟道区通称有源区，有源区之外称场区，场区上的氧化层（FOX）通常比栅氧化层厚一个数量极，以提高阈值，实现器件之间的隔离。 注意：由于MOS晶体管的结构是对称的，因此在不加偏压时， 无法区分器件的源和漏，只有加电压之后才能确定哪一端是源，哪一端是漏。 MOS器件结构 MOSFET的基本工作原理 对于n沟增强型MOSFET，当栅压增大时，p型半导体表面的多数载流子空穴逐渐减少、耗尽，而电子逐渐积累到反型。使半导体表面达到强反型时所需加的栅源电压称为阈值电压 VT （随温度的升高而降低）。 当表面达到反型时，电子积累层将在n+源区和n+ 漏区之间形成导电沟道。 当Vds≠0时，源漏电极之间有较大的电流 Ids 流过。当 VgsVT 并取不同数值时，反型层的导电能力将改变，在相同的 Vds 下也将产生不同的 Ids , 实现栅源电压 Vgs对源漏电流 Ids 的控制。 耗尽型则是在零栅压是也是导通的，若要截止，需要施加栅压将沟道耗尽才行，使导电沟道开始消失的栅压称为夹断电压（Vp）。 MOSFET的分类1.根据根据器件结构进行分类： N沟MOS晶体管（nMOST）的衬底为p型，源漏区为重掺杂的n＋区，沟道中的载流子为电子； p沟MOS晶体管（pMOST）的衬底为n型，源漏区为重掺杂的p＋区，沟道中的载流子为空穴。 MOS器件在正常情况下，只有一种载流子（n沟为电子，p沟为空穴）在工作，因此也称这种器件为单极晶体管，这是与双极晶体管相对而言的，双极晶体管在正常工作时与两种类型的载流子（电子和空穴）都有关。 2.根据工作模式进行分类： MOSFET在零栅压时不存在漏源导电沟道，这种常断（关断）器件，通常称为增强型器件（E器件）。在这种器件中，为了形成导电沟道，需要施加一定的栅压，使之形成导电沟道时的最小栅压称为阈值电压或开启电压。 MOSFET在零栅压时，漏和源之间就已经存在一个导电沟道，即在零栅压时，器件也是导通的（常通器件），若要使这种器件截止，需要施加栅压将沟道耗尽才行，因此称这种器件为耗尽型器件（D器件）。它不像增强型器件那样，电流只在表面流动，而是在远离表面的体区中流动，因此耗尽型器件有时也称为埋沟型器件。 四种不同类型的MOSFET MOSFET直流特性 MOS器件的Id~Vd曲线 截止区： 在该区中，VgsVth，因此漏源之间不存在导电沟道，即Ids＝0。但在实际的器件中，其特性并非如此。漏源电流实际上并不为0，而是按指数规律随栅压变化通常称此电流为弱反型电流或亚阈值电流（或泄漏电流）。 此时器件处于在亚阈值状态，表面为弱反型，p型硅的表面变为n型，但这种反型很弱，电子浓度低于体区的空穴浓度。由于低的电子浓度产生的电场较低，因此亚阈值电流主要是由载流子扩散引起 。 但是亚阈值电流要高于反向漏-源pn结引起的泄漏电流。 穿通 若MOSFET的栅压Vgs很小（Vth），且Vds＝0，器件是截止的。由于在源和沟道之间存在势垒，电子被束缚在源区。这时器件中只有反向偏压引起的漏-衬pn结泄漏电流，此时源端和漏端底空间电荷耗尽层是对称的。 若施加正的栅压Vgs（VgsVth），源衬势垒减小，源区电子越过势垒在漏源之间形成电流。保持Vgs不变，增加Vds，那么漏端耗尽区向源端延伸，随着Vds的进一步增加，最后会在某一漏电压时，漏端耗尽区将与源端耗尽区相连接，这也会使源衬势垒降低。 这时，即使器件处于截止的偏压条件下，漏源之间也有很大的电流，栅失去了对漏电流的控制作用，且器件也无法正常工作。通常称此一现象为穿通，此时的漏端电流为穿通电流。相应地，在Vgs接近于0，并引起较大的漏源电流（通常为1nA到1pA）时的漏端电压为穿通电压Vpt 。 在这一工